空

網頁簡介 在此針對離校手續中最花時間的部分多做說明，避免大家多走冤枉路。希望看完此筆記的人能一次就通過總圖的論文審查。 Previous Work 口試信及簡易論文上傳指引-孟桓版 口試及離校流程指引-葛顯峯 請至少在看完葛顯峯之指引再來看本文 審查項目 審查系統會請你填寫中英標題、中英摘要、目錄、關鍵字、指導教授資料、電子全文授權以及上傳論文。以下針對常見錯誤提出討論。 上傳論文: 請留意上傳時的密碼保護、doi、浮水印。不要附審定書。注意，如果你是用此模板，上傳時只能有一個封面，且封面要有浮水印。因此建議大家可以在compile完下載後將無浮水印的封面移除。可以利用此網站移除無浮水印的封面或用學校的遠端桌面裡的PDF編輯器。如果你拿模板的直接上傳，你會收到以下退件理由:

此共同筆記及其所記載的連結與教材僅提供2022年黃俊郎教授(Prof. Jiun-Lang Huang)主持之可靠性系統實驗室(Lab of Dependable Systems, LaDS) Security組新生暑期訓練使用，教材內容來自教授所提供的電子書以及實驗室學生修課所得到的資源，未經同意請勿任意轉載 主要編輯者：潘逸軒 共同編輯者：賴昱憲 其他資源提供：王子元 Lab助教：潘逸軒、賴昱憲 *若此共同筆記有記載不清楚、錯誤的地方，或是連結有問題(權限不足、連結失效)時，請洽編輯群或助教，謝謝~~ 使用簡介：

作者 author email 修改日期 賴昱憲 larrylaiforwork@gmail.com 2022/07/06

Detector 使用流程 1. Create Project 勾選"Do note specify sources at this time" 點選上方的board，搜尋zedboard 2. Add Design Sources 進入Wenwei->3.Implementation->Detector->src->"clocking_generator.v" "controlClk.v" "detector.v" "test_clock_detector.v" Note:若路徑太長可能會有問題，建議額外把src內的檔案存出來

編輯者: 石文緯 實驗 資料夾結構 WenWei --- top file -- Thesis -- Slides -- Implementation --- Detector --- RecoverySimulation

編輯者：葛顯峯 編輯日期：2021/12 注意事項： (1) 如果文件有更新，還請以當時最新版的為主 (2) 底下連結是電子所的，如果是其他系所還請至各系所網站下載 (2) 雖然我有做超連結，但還是建議需要時直接去各系所網站下載表單，以免表單連結有更新 (3) 在這之前，請注意每學期的學位考試申請期限，並上myNTU填寫學位考試申請書，印出後請指導教授簽名，再送去所辦(這時候填的碩論名稱不一定要是最後的碩論名稱，但申請的口試日期會影響畢業證書上的日期) (4) 比較苦口婆心多寫了一些經驗分享，畢業流程其實沒這麼複雜，不要被冗長的指引嚇到了XD

01 口委邀請信及回覆最終口試時間 主旨：碩士班口試口委邀請 (台大電子所EDA組 OOO) XXX 教授您好： 我是國立台灣大學電子工程研究所EDA組碩二學生OOO，我的指導教授是黃俊郎教授。 我的論文題目是：____________________ 在這邊希望有機會能邀請您來擔任口試委員，目前預計安排口試的時間如下： 10/25 (一) 15:00-17:00

    This document briefly documented the secure boot flow Hsien-Feng Ko has completed and implemented so far. Author: Hsien-Feng Ko (r08943169@ntu.edu.tw) Outline I. Basic concept of secure boot II. Boot flow with OS kernel integrity check FSBL Hooks provided by Xilinx

編輯者：葛顯峯 本文章旨在如何在實驗室目前開發環境使用 Asymmetric Multiprocessing(AMP)架構。 由於目標讀者為具有一定基礎之Xilinx開發環境(ZedBoard與Vivado)使用者為主(若對Xiinx開發環境還不熟的可以回去翻閱共筆上較入門的教學)，因此本文章性質為整理之前成功建立AMP project所使用到的各個網路教學與討論，並加上簡單整理與可能會出現的bug與解法，詳情請點進個教學網站照著操作。 以下將分成數個章節來講解： I. 如何利用Vivado搭建兩個核都是bare metal application的AMP project II. 如何搭建一個跑Linux一個跑bare metal的AMP project III.如何在Virtual Machine搭建PetaLinux

此共同筆記及其所記載的連結與教材僅提供2021年黃俊郎教授(Prof. Jiun-Lang Huang)主持之可靠性系統實驗室(Lab of Dependable Systems, LaDS) 新生暑期訓練使用，教材內容來自教授所提供的電子書以及實驗室學生修課所得到的資源，未經同意請勿任意轉載 實驗室簡介 名稱：可靠性系統實驗室 (Lab of Dependable Systems, LaDS) 指導教授：黃俊郎 教授 (Prof. Jiun-Lang Huang) 研究領域： Software-based self-test (SBST) Automatic test pattern generation (ATPG)

Use an example to explain m_axi is used to implement the AXI4 interface (high performance bus) Array or pointer/reference arguments Single data transfer or burst mode data transfer memcpy or for-loop For-loop Pipeline the loop Access in increasing order

Xilinx Vivado HLS Board Setup Create SD Card with Boot Image 1-1. Download the pynq image from here or official resource. But if you choose the official resource, you should intall the environment following the userguide (skip 1-2) 1-2. Download win32 磁碟映像工具 and follow the steps of this website 2. Install the Xilinx tool chain here

此共同筆記及其所記載的連結與教材僅提供2021年黃俊郎教授(Prof. Jiun-Lang Huang)主持之可靠性系統實驗室(Lab of Dependable Systems, LaDS) security組新生暑期訓練使用，教材內容來自教授所提供的電子書以及實驗室學生修課所得到的資源，未經同意請勿任意轉載 主要編輯者：葛顯峯 共同編輯者：石文緯、秦天慈 其他資源提供：王子元 Lab助教：王子元、秦天慈 *若此共同筆記有記載不清楚、錯誤的地方，或是連結有問題(權限不足、連結失效)時，請洽編輯群或助教，謝謝~~ 使用簡介： 本新生訓練指導文依章節區分為：

This document is a documentation of how the revised secure boot for the demonstration purpose works, along with the steps of environment building and some of the solutions to the trivial issues that people might be faced with during the process of reprocing the demonstration with AMP architecture. Outline What is Asymmetric Multiprocessing (AMP) The building process of secure boot demonstration with AMP What is Asymmetric Multiprocessing (AMP) [1] Assymetric multiprocessing (AMP or ASMP, abbreviated as AMP in the folowing) is the concept in which the processors (namingly interconnected central processing unit, CPU) of a multiprocessor system are not treated equally. It is the opposite concept as Symmetric mulciprocessing (SMP), where all the processors within a multiprocessor system are under control of ONE operating system for exploiting the full potential of the multiprocessor system itself.

Find the hardware ip of your development board Type ip address at the PYNQ OS environment (Use uart to connect your board) 2. Type the address on your browser and add :9090 3. The password is "xilinx" 4. You can loggin the jupyter_notebook of PYNQ Create a new python3 program and include the critical library

Use SHA256 with vivado2016.4 and SDK HLS Part Create a new HLS project Add these four files and set sha256.c as top function The files should in Research-master.zip @Secure Boot Google Drive Add sha256_tb.c as testbench file

Secure Platform of LaDS Table of Contents [TOC] Each Cryptographic Modules of the Secure ECDSA SIGN Name

ATECC608A Data Sheet The ATECC608A includes an EEPROM array which can be used for storage of up to 16 keys, certificates,miscellaneous read/write, read-only or secret data, consumption logging, and security configurations. New features of 608A: Secure boot function, with IO encryption and authentication AES command, including encrypt/decrypt Updated NIST SP800-90 A/B/C Random Number Generator Flexible SHA/HMAC command with context save/restore

Add custom IP into a vivado project Reference website: https://www.xilinx.com/support/answers/56876.html 在ip的project中的package IP中，點選IP Compatbility，右鍵加入zedboard 在其他要加入此ip的project，點選IP catalog、IP setting 按+加入該IP