# 邏輯設計-Spring 2019
###### tags: `邏輯設計2019Spring`
[TOC]

## 前言
各位同學好，這堂課有關程式的所有的教材跟Lab作業的詳細內容通通都會公佈在這上面。建議同學們在做作業之前先詳細的閱讀教材內容以及Lab的詳細資訊才開始做作業，才會讓過程更順利喔。
## 課堂規則
1. 希望各位同學能互相討論互相交換想法
2. 嚴禁有抄襲作業的任何行為，如果抓到，<font color = #bb3033>抄襲者與被抄襲者同罪</font>
4. <font color = #bb3033> 作業不開放補交，且作業繳交時間不會延長，</font>請同學注意
5. 有問題請多多在ilms討論區發言，但請不要只貼出截圖或是code叫我們幫你debug.<font color = #bb3033>請確切提出問題所在</font>
6. TA time Friday ON REQUEST 7p.m. to 9p.m. @EECS 326 328.

## 更新進程

<font color = green>
1/29 首頁製作完成

1/30 Verilog Gate Level Modeling教材上傳

2/17 Verilog 基本介紹 教材上傳
2/17 型別介紹 教材上傳
2/17 Verilog Dataflow Modeling 教材上傳
2/17 MOSS 抄襲偵測 教材上傳
2/18 Lab Report 教材上傳
2/19 Verilog Behavioral Modeling 教材上傳
4/12 Sequential Circuit Tutorial 教材上傳

2/25 Lab1 Fibonacci Detector 作業資訊上傳
3/18 Lab1 Review 教材上傳

2/17 MOSS 抄襲偵測 教材上傳
2/19 如何進入工作站 - Windows版 教材上傳
2/19 如何進入工作站 - MacOSX 教材上傳
3/08 工作站操作指南 教材上傳
3/21 Design Vision Synthesis Tool (Combinational)教材上傳
4/16 nWave Tutorial 教材上傳

</font>

## LAB
* [Lab1 Fibonacci Detector](https://hackmd.io/s/By0mQ7KHN)

* [Lab2 Applications of Multiplexer](https://hackmd.io/s/rJ0mk5MP4)

* [Lab3 Pattern Detector](https://hackmd.io/s/B1joxi-cE)

* [Lab4 Matrix Operation](https://hackmd.io/s/rk9q-YBiN)

* [Lab5 Stack Machine](https://hackmd.io/s/rywL95BaV)

## LAB review
* [Lab1 Review](https://hackmd.io/s/B1agh8cIN)

* [Lab2 Review](https://hackmd.io/s/HJh1jrPY4)

* [Lab3 Review](https://hackmd.io/s/B1t8rJssE)

* [Lab4 Review](https://hackmd.io/s/S17S36fT4)

## Tools
* [如何進入工作站 - Windows版](https://hackmd.io/s/HJYRdltHE)

* [如何進入工作站 - MacOSX](https://hackmd.io/s/SJgSBIYS4)

* [MOSS 抄襲偵測](https://hackmd.io/s/HJvqIGerE)

* [工作站指令](https://hackmd.io/s/Bk__YUWIE)

* [工作站操作懶人包](https://hackmd.io/s/BkSo6SZ84)

* [Design Vision Synthesis Tool (Combinational)](https://hackmd.io/s/r1Z2XpxuN)

* [nWave Tutorial](https://hackmd.io/s/HkTX3I75V)

* [Design Vision Synthesis Tool (Sequential)](https://hackmd.io/s/HkllSD79E)

## 教材
* [Verilog 基本介紹](https://hackmd.io/RJ6j1NjvTU65ahr-PW5GBg?fbclid=IwAR384DjhuGixiGOpxl6HYU6HHRmehSqi1XDmcvM7b5Nwijuv8Vx_5RhUrRs)

* [型別介紹](https://hackmd.io/s/HkErL41NN)

* [Verilog Gate Level Modeling](https://hackmd.io/s/B1jH4RR7N)

* [Verilog Dataflow Modeling](https://hackmd.io/s/rkYxtKJEN)

* [Verilog Behavioral Modeling](https://hackmd.io/s/SJgJ5z_BV)

* [Testbench 介紹](https://hackmd.io/s/SyzYAhjSV)

* [Seqeuntial Circuit Tutorial](https://hackmd.io/s/HJRwmu3KN)

* [Lab Report](https://hackmd.io/s/SkdRKawB4)<-<font color = red> Important </font>