---
# System prepended metadata

title: Untitled

---

1. Что такое комбинационная и последовательностная цифровая схема? Как можно описать функционирование комбинационной цифровой схемы при помощи выражения и таблицы? Опишите функционирование двухвходового одноразрядного мультиплексора двумя способами.

Комбинационная -- схема, в которой значение сигнала на выходе зависит только от сигналов на входе
Последовательная -- схема, в которой помимо сигналов на входе есть состояние

Так как в комбинационной схеме сигнал на выходе зависит только от сигналов на входе, мы можем составить таблицу, в которой слева будет 2^n всевозможных кортежей входных сигналов, а справа каждому сопоставлено значение на выходе

Помимо таблицы, комбинационную схему можно представить как фукцию алгебры-логики, которая будет эквивалентна работе самой схемы

| X0        | X1           | A  |  F  |
| ------------- |:-------------:| -----:| -----:|
| 0      | 0 | 0 | 0 |
| 0      | 0 | 1 | 0 |
| 0      | 1 | 0 | 0 |
| 0      | 1 | 1 | 1 |
| 1      | 0 | 0 | 1 |
| 1      | 0 | 1 | 0 |
| 1      | 1 | 0 | 1 |
| 1      | 1 | 1 | 1 |

F = A & X1 | notA & X0


2. Что такое комбинационная и последовательностная цифровая схема? Как можно описать функционирование последовательностной цифровой схемы при помощи выражения и таблицы? Опишите функционирование 2-х разрядного двоичного инкрементного счетчика (без сигналов «сброса» и «переполнения») двумя способами.

Комбинационная -- схема, в которой значение сигнала на выходе зависит только от сигналов на входе
Последовательная -- схема, в которой помимо сигналов на входе есть состояние

Последовательностную схему можно представлять как комбинационную + состояние, поэтому ее также можно описать с помощью таблицы или выражения, передав ее состояние на вход последовательностной части

<!-- | X0        | X1           | A  |  F  |
| ------------- |:-------------:| -----:| -----:|
| 0      | 0 | 0 | 0 |
| 0      | 0 | 1 | 0 |
| 0      | 1 | 0 | 0 |
| 0      | 1 | 1 | 1 |
| 1      | 0 | 0 | 1 |
| 1      | 0 | 1 | 0 |
| 1      | 1 | 0 | 1 |
| 1      | 1 | 1 | 1 | -->

Счетчик:


3. Какой физической величиной кодируются двоичные цифры в цифровой электронике? Что такое ВЫСОКИЙ и НИЗКИЙ уровень дискретного сигнала? Что такое ПОЗИТИВНОЕ и НЕГАТИВНОЕ кодирование логических значений и двоичных цифр?

Двоичные цифры обычно кодируются напряжением. При этом выделяется зона напряжения, которую мы интерпретируем как 1 и зона, которую интерпретируем как 0

Высокий уровень сигнала -- это уровень, при котором напряжение, кодирующее сигнал, больше или равно какого-то определенного значения, и при позитивном кодировании мы можем считать значение единицей
Низкий -- наоборот

Позитивное кодирование -- при котором логический 0 кодируется низким уровнем сигнала, а единица - высоким
При негативном -- наоборот


4. С какой целью логические значения и двоичные цифры кодируются диапазонами напряжений, а не конкретными значениями напряжений? Что такое помехоустойчивость (запас помехоустойчивости) цифровой схемы и как она вычисляется? Почему напряжение питания цифровых схем стараются уменьшить?

Конкретного напряжения все равно невозможно достичь просто из-за приборной точности, поэтому естественно интерпретировать сигнал не как равный чему-то, а как "достаточно высокий" или "достаточно низкий"

Такой подход позволит регулировать в частности величину напряжения.

Также предположим, что уровень, после которого мы считаем сигнал достаточно высоким равен Х, а уровень, после которого мы считаем сигнал достаточно низким равен Y. Тогда X - Y это запас помехоустойчивости

Он нужен (то есть он не равен нулю), так как любой проводник, сам того не подозревая, работает как антенна и создает помехи для нашего сигнала, поэтому важно не путать сигналы 

Также напряжение не делают слишком большим, так как на переключение сигнала из одного состояния в другое нужно во-первых время, а во вторых, ресурсы. И чем больше напряжение, тем больше времени и ресурсов надо потратить

5. Что такое цифровой импульс? Как измеряются фронт, спад и длительность цифрового импульса? Для чего используются цифровые импульсы в последовательностных схемах?

Это изменение сигнала с исходного состояния в противоположное и обратно

Фронт сигнала это время переключения из 0 в 1
Спад сигнала это время переключения из 1 в 0
Длительность это время между достижением половины амплитуды на фронте сигнала

В последовательностных схемах цифровые импульсы нужны чтобы ввести более удобную модель времени. Так как теперь у нас есть предыдущие и следующие состояния, удобно ввести в модель дискретное время, которое будет слежить для синхронизации схемы

6. Что такое функциональное и временное моделирование цифровой схемы? Что такое временная диаграмма сигнала? Нарисуйте временную диаграмму для 3-х входового элемента И(AND).

- Функциональное моделирование (Functional Simulation) – синтезируемая схема тестируется на предмет корректности функционирования во встроенном симуляторе, который моделирует зависимость состояния (выбранных разработчиком) сигналов схемы от времени. Это моделирование не учитывает временные задержки сигналов (называемые логическими гонками) между логическими элементами/блоками микросхемы ПЛИС.
- Временное моделирование (Timing Simulation) – схема тестируется для проверок функциональности и временных ограничений, но в отличие от функционального моделирования, здесь для обнаружения наличия или отсутствия логических гонок учитываются реальные задержки выбранных сигналов.

![](https://hackmd.io/_uploads/ryAtlaQNh.png)


7. Что такое синхронные и асинхронные триггеры? Чем различаются триггеры со
статической синхронизацией (по уровню, LATCH, защелки) и с динамической
синхронизацией (по фронту, FLIP-FLOP)? Что такое одноступенчатые и двухступенчатые
триггеры?

![](https://i.imgur.com/ybm6pt3.png)



8. Что такое и чем отличаются RS-триггер и JK-триггер? Что такое T-триггер? Что такое D-триггер?

https://electricalschool.info/electronica/1165-cifrovye-ustrojjstva-trigery.html

9. К какому типу синхронизации относится двухступенчатые MS-триггеры? Нарисуйте
принципиальную схему двуступенчатого (MS, Master-Slave) RS-триггера из двух
асинхронных RS-триггеров. Нарисуйте временную диаграмму функционирования
двухступенчатого RS-триггера с дополнительными сигналами на выходах Master-триггера
(т.е. должны быть показаны сигналы на входах двухступенчатого триггера, выходах M-триггера и выходах S-триггера).

![](https://i.imgur.com/qQ704WX.png)


10. Что такое время предустановки входов триггера? Что такое время удержания (фиксации)
входов триггера? Что такое задержка переключения триггера?


11. Приведите условное обозначение двухвходового одноразрядного мультиплексора
(MX2_1) в стандарте ANSI или DIN (ГОСТ) и опишите его функционирование. Нарисуйте временную диаграмму функционирования мультиплексора MX2_1. 
Опишите мультиплексор MX2_1 в виде модуля (module) на языке Verilog в поведенческом
(behavioral) стиле.

![](https://hackmd.io/_uploads/SyPD34LN2.png)

```
module mx2_1 (
input reg x1,
input reg x2,
input reg num
output y)

    always @* begin
        if (num == 0) begin
            y = x1;
        end else begin
            y = x2;
        end
    end

endmodule
```


12. Приведите условное обозначение двухвыходового одноразрядного демультиплексора
(DX2_1) в стандарте ANSI или DIN (ГОСТ) и опишите его функционирование. Нарисуйте
временную диаграмму функционирования демультиплексора DX2_1. Опишите 
демультиплексор DX2_1 в виде модуля (module) на языке Verilog в поведенческом
(behavioral) стиле.

![](https://hackmd.io/_uploads/rJN2hNLV3.png)

```
module mx2_1 (
input reg x,
input reg num
output y1,
output y2)

    always @* begin
        if (num == 0) begin
            y1 = x;
        end else begin
            y2 = x;
        end
    end

endmodule
```


13. Приведите условное обозначение двоичного дешифратора «2 в 4» с входом разрешения E
(DC2_4E) в стандарте ANSI или DIN (ГОСТ) и опишите его функционирование.
Нарисуйте временную диаграмму функционирования двоичного дешифратора DC2_4E.
Опишите дешифратор DC2_4E в виде модуля (module) на языке Verilog в поведенческом
(behavioral) стиле.

![](https://hackmd.io/_uploads/ByTlp48N2.png)

```
module mx2_1 (
input reg num
output y1,
output y2,
output y3,
output y4)

    always @* begin
        y1 = (num == 0);
        y2 = (num == 1);
        y3 = (num == 2);
        y4 = (num == 3);
    end

endmodule
```

14. Приведите условное обозначение двоичного приоритетного шифратора «4 в 2» (EC2_4) в
стандарте ANSI или DIN (ГОСТ) и опишите его функционирование. Нарисуйте
временную диаграмму функционирования шифратора EC2_4. Опишите шифратор EC2_4
в виде модуля (module) на языке Verilog в поведенческом (behavioral) стиле.

![Uploading file..._llrm91uyb]()

```
module mx2_1 (
input x1,
input x2,
input x3,
input x4,
output y1,
output y2)

    always @* begin
        y2 = (x4 || x3);
        y1 = (x4 || x2);
    end

endmodule
```


15. Приведите условное обозначение 2-х разрядного сумматора с входом переноса CI и
выходом переноса CO (ADD2_2_2CICO) в стандарте ANSI или DIN (ГОСТ) и опишите
его функционирование. Нарисуйте временную диаграмму функционирования сумматора
ADD2_2_2CICO. Опишите сумматор ADD2_2_2CICO в виде модуля (module) на языке
Verilog в структурном (structural) стиле из двух одноразрядных сумматоров (их отдельно
описывать не нужно) с последовательным переносом.

![](https://hackmd.io/_uploads/rkQl7WuEh.png)


```
module sum_2 (
input ci,
input x1,
input x2,
input y1,
input y2,
output res1,
output res2,
output co)

wire c_prom;

sum1(.ci(ci), .x1(x1), .y1(y1), .res(res1), .co(c_prom));
sum1(.ci(c_prom), .x1(x2), .y1(y2), .res(res2), .co(co));

endmodule
```

16. Приведите условное обозначение 2-х разрядного вычитателя с входом заёма BRI и
выходом заёма BRO (SUB2_2_2CICO) в стандарте ANSI или DIN (ГОСТ) и опишите его
функционирование. Нарисуйте временную диаграмму функционирования вычитателя
SUB2_2_2CICO. Опишите вычитатель SUB2_2_2CICO в виде модуля (module) на языке
Verilog в структурном (structural) стиле из двух одноразрядных вычитателей (их отдельно
описывать не нужно) с последовательным заёмом.

![](https://hackmd.io/_uploads/rk3bDWdVn.png)
![](https://hackmd.io/_uploads/HJgXv-_N3.png)


```
module sub_2 (
input bri,
input x1,
input x2,
input y1,
input y2,
output res1,
output res2,
output bro)

wire br_prom;

sum1(.bri(bri), .x1(x1), .y1(y1), .res(res1), .bro(br_prom));
sum1(.bri(br_prom), .x1(x2), .y1(y2), .res(res2), .bro(bro));

endmodule
```

17. Приведите условное обозначение двоичного 3-х разрядного двоичного счетчика с
асинхронным сбросом и входом разрешения счета (CB3CE) в стандарте ANSI или DIN
(ГОСТ) и опишите его функционирование. Нарисуйте временную диаграмму
функционирования счетчика CB3CE. Опишите счетчик CB3CE в виде модуля (module) на
языке Verilog в поведенческом (behavioral) стиле.

![](https://hackmd.io/_uploads/rkQO_-O4n.png)

```
module counter (
input clk,
input rst,
input ce,
output [2:0] x)

    reg [2:0] x_tmp;
    assign x = x_tmp;


    always @(posedge clk) begin
        if (rst) begin
            x_tmp <= 0;
        end else begin
            if (ce) begin
                x_tmp <= x_tmp + 1;
            end
        end
    end

endmodule
```

18. Приведите условное обозначение двоичного 2-х разрядного двоичного счетчика с входом
параллельной загрузки значения (CB2L) в стандарте ANSI или DIN (ГОСТ) и опишите его
функционирование. Нарисуйте временную диаграмму функционирования счетчика CB2L.
Опишите счетчик CB2L в виде модуля (module) на языке Verilog в поведенческом
(behavioral) стиле.

```
module counter (
input clk,
input load,
input value,
output [1:0] x)

    reg [1:0] x_tmp;
    assign x = x_tmp;

    always @(posedge clk) begin
        if (load) begin
            x_tmp <= value;
        end else begin
            x_tmp <= x_tmp + 1;
        end
    end

endmodule
```

19. Приведите условное обозначение 2-х разрядного сдвигового регистра с параллельной
загрузкой данных, последовательной загрузкой и выгрузкой данных (REG2_SLI_SRO_L)
в стандарте ANSI или DIN (ГОСТ) и опишите его функционирование. Нарисуйте
временную диаграмму функционирования регистра REG2_SLI_SRO_L. Опишите регистр
REG2_SLI_SRO_L в виде модуля (module) на языке Verilog в поведенческом (behavioral)
стиле.



20. Приведите условное обозначение 3-х разрядного регистра хранения с параллельной
загрузкой данных и синхронным сбросом (REG3RL) в стандарте ANSI или DIN (ГОСТ) и
опишите его функционирование. Нарисуйте временную диаграмму функционирования
регистра REG3RL. Опишите регистр REG3RL в виде модуля (module) на языке Verilog в
структурном (structural) стиле из синхронных D-триггеров без входа сброса (CLR или
RESET) и мультиплексоров.


21. Приведите структурную схему и опишите функционирование блока памяти с
организацией 2D. 

![](https://hackmd.io/_uploads/BkAc4lVN2.png)

22. Приведите структурную схему и опишите функционирование блока памяти с
организацией 3D.

Для построения ЗУ больших объемов используют другую схему и другие типы ЗЭ, которые имеют не один, а два конъюнктивно связанных входа выборки. В этом случае адресная выборка осуществляется только при одновременном появлении двух сигналов. Использование таких ЗЭ позволяет строить ЗУ с трехкоординатным выделением ЗЭ. Итак, ЗУ типа 3D отличается от 2D тем, что к каждому ЗЭ подходят три линии выборки: две координатные и одна разрядная

23. Приведите структурную схему и опишите функционирование блока памяти с
организацией 2DM.

![](https://hackmd.io/_uploads/SJYoHe442.png)



24. Нарисуйте структуру МОП-транзистора и опишите его функционирование в режиме
электронного «ключа».

![](https://hackmd.io/_uploads/HJv8jlEEn.png)


25. Приведите и опишите функционирование схемы элемента НЕ (NOT, инвертор) на базе
КМОП-каскада.

![](https://hackmd.io/_uploads/HJ5KuG0V2.png)

Если на вход подать высокое напряжение, то открывается транхистор Q2, а Q1 нет, и на выходе получается напряжение земли
С нулем наоборот

26. Приведите и опишите функционирование схемы элемента ИЛИ-НЕ (NOR) на базе КМОПкаскадов.

![](https://hackmd.io/_uploads/By5MtMCV2.png)

Q1 и Q2 последовательны, они должны быть оба открыты, чтобы был контакт между плюсом и выходом.
Q3 и Q4 параллельны, поэтому достаточно, чтобы один из них был открыт, чтобы был контакт между землей и выходом.

Если одновременно на обоих входах нулевое напряжение, то открыты Q1 и Q2, и закрыты Q3 и Q4, есть контакт между плюсом и выходом, нет контакта между землей и выходом.
Если на Vin1 есть напряжение, то закрыт Q1, но открыт Q3, т.е. нет контакта между плюсом и выходом, но есть контакт между землей и выходом.
Если на Vin2 есть напряжение, то закрыт Q2, но открыт Q4, т.е. нет контакта между плюсом и выходом, но есть контакт между землей и выходом.


27. Приведите и опишите функционирование схемы элемента И-НЕ (NAND) на базе КМОПкаскадов

![](https://hackmd.io/_uploads/H1MrtzRNh.png)

Q3 и Q4 последовательны, они должны быть оба открыты, чтобы был контакт между землей и выходом.
Q1 и Q2 параллельны, поэтому достаточно, чтобы один из них был открыт, чтобы был контакт между плюсом и выходом.

Если одновременно на обоих входах положительное напряжение, то открыты Q3 и Q4, и закрыты Q1 и Q2, есть контакт между землей и выходом, нет контакта между плюсом и выходом.
Если на Vin1 напряжения нет, то закрыт Q3, но открыт Q1, т.е. нет контакта между землей и выходом, но есть контакт между плюсом и выходом.
Если на Vin2 напряжения нет, то закрыт Q4, но открыт Q2, т.е. нет контакта между землей и выходом, но есть контакт между плюсом и выходом.

