---
# System prepended metadata

title: Datasheet 研讀
tags: [EE]

---

###### tags: `EE`

# Datasheet 研讀

## VIH,VIL,VOH,VOL


![](https://i.imgur.com/ABELgwE.png)

* VIH
74LS00 只要輸入在 2.0V 以上邏輯狀態 high

* VIL
輸入只要在 0.7 V 以下，就會被當作是邏輯狀態的 low。

* VOH
當它的輸出是邏輯 high 的時候，「通常」可以有2.7 V~ 3.5 V，

* VOL
輸出是邏輯 low 的時候，「通常」是 0.35 V~0.5V

*  TTL IC 的 VOH 高於 VIH 、VOL 低於 VIL？
就算輸出方的訊號因為衰減、雜訊之類的因素在傳到輸入方時已經沒有原來那麼高的電壓，但由於 VOH 原來就高於 VIH 還蠻多的，因此有 1.5 V 的空間可以容許衰減，同時讓接收方收到正確的邏輯 1
  
## 對接

![](https://i.imgur.com/r71H2v6.png)
* HIGH:對於TTL input只要輸入為2v極為high,因此CMOS oupt只要輸出都至少4.2v
* LOW:對於TTL input只要輸入為0.7極為LOW,5 V CMOS 的 VOL 最差可能會到 0.9 V，就會產生一些風險



## Reference
1. https://makerpro.cc/2019/07/figure-out-logic-level-and-voltage/
2.