---
title: Tugas Pendahuluan - Modul 9 (Register & Counter)

---

# Tugas Pendahuluan - Modul 9 (Register & Counter)
Pembuat Soal: DY

Nama  : Thoriq Muhammad Fatih
NPM   : 2506549410

## Teori (40 Poin)

### 1. Kedua konsep modul ini (register dan counter) relatif mirip dengan flip-flop dan latch. Jika ditinjau dari cara kerja mereka, mengapakah demikian? (10 poin)

Secara kinerja keduanya memang saling berhubungan, karena register dan counter terbuat dari beberapa flip flop, sedangkan flip flop tersusun dari dua latch, jadi masih saling berhubungan. Register berfungsi menyimpan dara yang masuk dan ini berhubungan dengan flip flop, register sendiri bekerja secara sinkron seperti flip-flop karena keduanya terhubung dengan clock.

Lalu, untuk counter itu bekerja dengan menyusun T flip flop (JK flip flop) dan bisa terbuat dua model counter, yaitu synchronous dan asynchronous counter. Asynchronous counter sendiri bekerja seperti Latch yang mana juga merupakan rangkaian sekuensial asynchronous. Jadi, counter asynchronous bersifat mengunggu hasil output flip-flop sebelumnya, tidak mengikuti clock.

### Referensi:

- GeeksforGeeks. “Design Counter for given Sequence.” GeeksforGeeks, 18 May 2018, www.geeksforgeeks.org/digital-logic/design-counter-given-sequence/. Accessed 15 Nov. 2025.
- GeeksforGeeks. “Shift Registers in Digital Logic.” GeeksforGeeks, 20 Dec. 2017, www.geeksforgeeks.org/digital-logic/shift-registers-in-digital-logic/. Accessed 15 Nov. 2025.

---
### 2. Apa saja perbedaan antara counter synchronous dan asynchronous? Jabarkan perbedaan keduanya dari segi alur, kelebihan/kelemahan, dan aplikasi. (15 poin)

Dari segi alur, counter yang asynchronous memiliki proses yang mengalami delay, karena hasil akhirnya akan menunggu output dari flip-flop sebelumnya (karena counter terbuat dari susunan flip-flop). Counter ini memeliki kelebihan yaitu sederhana dan lowe power consumption. Tetapi kekurangan dari counter ini adalah memiliki propagation delay. Contoh implementasi dari counter ini adalah ripple up/down counter.'

Sedangkan untuk synchronous counter memiliki alur yang cepat dan tidak delay. Hasil output dari counter ini tidak perlu menunggu hasil output flip flop sebelumnya sehingga counter tidak mengalami propagation delay. Counter ini memiliki kelebihan yaitu waktu kerja yang cepat tapi kekurangan pada rangkaian yang kompleks dan power consumption yang tinggi. Contoh implementasinya adalah ring counter dan johnson counter

### Referensi:

- GeeksforGeeks. “Differences between Synchronous and Asynchronous Counter.” GeeksforGeeks, 13 May 2019, www.geeksforgeeks.org/digital-logic/differences-between-synchronous-and-asynchronous-counter/. Accessed 15 Nov. 2025.

---
### 3. PIPO, SISO, PISO, SIPO. Apa yang membedakan jenis-jenis register tersebut, dan bagaimana cara mereka menyimpan/mengeluarkan data? (15 poin)

Perbedaan pada keempat jenis jenis tersebut adalah pada mode registernya. Mode-mode tersebut adalah mode pada register (shift register), yaitu register yang bisa menggeser data dari satu flip-flop ke flip-flop di sebelahnya.

PIPO register adalah parallel in parallel out, yang mana input dan outputnya berbentuk rangkaian parallel. Setiap input akan masuk ke masing masing D Flip flop dan data akan disimpan per bit. Untuk proses menyimpan data pada data ini adalah 1 clock cylce

SISO register adalah series in dan series out, yaitu input dan output bersifat seri. Input akan dimasukkan satu persatu lalu data akan disimpan. Ketika terjadi perubahan data, data akan berubah seiring clock berjalan dengan cara menggeser data sebelumnya ke data yang baru. Maka dari itu, penyimpanan pada jenis register ini adalah 2xn (n=panjang bit data).

PISO adalah parallel in and series out, yaitu inputnya parallel dan outputnya series. Sehingga, untuk menyimpan data pada register ini, input akan masuk ke masing masing flip flop, lalu output akan keluar satu per satu secara bergeser. Untuk proses tersebut memerlukan n clocl cycle (n = panjang bit data/input)

SIPO adalah series in parallel out, yaitu input series dan output parallel. Pada register ini, input akan masuk secara bergeseran ke masing masing register, lalu output akan ditampilkan secara parallel di setiap register. Pada prosesnya, clock cycle terjadi sebanyak n kali (sebanyak jumlah bitnya)

### Referensi:
- Storr, Wayne. “Shift Register - Parallel and Serial Shift Register.” Basic Electronics Tutorials, 30 Aug. 2013, www-electronics--tutorials-ws.translate.goog/sequential/seq_5.html?_x_tr_sl=en&_x_tr_tl=id&_x_tr_hl=id&_x_tr_pto=tc. Accessed 15 Nov. 2025.

---

## Pre-CS (60 Poin)
~~Sangat berasa~~ Tak terasa waktu untuk berkuliah untuk satu semester hampir habis, Anda dan Magus sudah melalui banyak sekali rintangan dan ujian baik yang normal ataupun alomani. Sebagai persiapan untuk akhir yang menyenangkan (LIBUR), Magus ingin membuat sebuah alat yang bisa menyimpan kenangan dan peristiwa selama ini dan peristiwanya memiliki kode untuk nanti ditampilkan secara berulang yaitu
`9 -> 6 -> 3 -> 1 -> 0 -> 9 -> 6 -> 3 -> .....`
Namun ia kesulitan untuk membuatnya, Anda yang tahu hal ini (Tahu lah ya kan Anda Omniscent) berinisiatif untuk membantunya (Teknik SOLID). Seperti yang Anda ketahui, untuk menyimpan sesuatu data/memori pada sebuah alat dibutuhkan sebuah `Register` dan sebuah `Counter` untuk menunjukkan sebuah angka yang bergilir. Bantulah Magus merancang ini di sebuah rancangan menggunakan alat MAGIS yang bernama Proteus.

### 4. Dalam Proteus 8, buat sebuah 4-bit Register (jenis SIPO) menggunakan D Flip-Flop. Lalu, `screenshot` fungsionalitas "menyimpan data" dan "mereset data" dari register tersebut! (25 poin)
`Note : Mereset artinya membuat outputnya kembali ke 0 (0000)`
`Note 2 : Untuk nomor ini dan selanjutnya, gunakan 7-Segment untuk menampilkan output`

Menyimpan Data:

Mereset Data:

### 5. Buat sebuah 4-bit Synchronous Down Counter menggunakan JK flip-flop. Akan tetapi, outputnya akan mengikuti siklus seperti berikut:
`Siklus (desimal) : 9 -> 6 -> 3 -> 1 -> 0 -> 9 -> ... (ulang)`
### Setelah itu, screenshot tiap output! (35 poin)
`Hint: Coba manfaatkan K-Map dan tabel transisi untuk memodifikasi Synchronous Down Counter standar`

|Output |Screenshot|
|-------|----------|
| 0 ||
| 9 ||
| 6 | |
| 3 | |
| 1 | |