{%hackmd theme-dark %}
## 20240606 Routed problem
### 主要問題
已使用系統提供參數CLOCK_DEDICATED_ROUTE，但在最後generate bitstream又跳出錯誤

### 系統架構及過程
1. 使用xilinx 整合ethernet、MIPI Rx ip、zynq ultraScale+ cpu成為一系統
2. 在implement place and route 階段會跳出錯誤訊息，建議使用加入以下指令在constraint

* `set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets design_1_i/MIPI_Group/mipi_csi2_rx_subsyst_0/inst/phy/inst/inst/bd_d10d_phy_0_rx_support_i/slave_rx.bd_d10d_phy_0_rx_hssio_i/inst/top_inst/clk_rst_top_inst/clk_scheme_inst/shared_pll0_clkoutphy_out]`
* `set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets design_1_i/gig_ethernet_pcs_pma_0/inst/clock_reset_i/iclkbuf/O]`

3. 加入剛剛兩個set_property CLOCK_DEDICATED_ROUTE參數後，在執行合成，可以過run implement並且place and route，也有把邏輯閘都擺上去，但最後一部generate bitstream又跳出[DRC RTSTAT-1] Unrouted net的錯誤