# 資訊科技產業專案設計課程作業 3
## 符合自身興趣/規劃的職務描述
### 有興趣的職務 #1(MediaTek)
[設計驗證工程師](https://careers.mediatek.com/eREC/JobSearch/JobDetail/MTK120190311003?returnUrl=%2FeREC%2FJobSearch%3FsortBy%3DExtJobCategoryName%26order%3Ddescending%26page%3D1%26searchKey%3Dmemory%26category%3D%26workExp%3D%26branch%3D%26program%3D)
:::spoiler
職位描述
由於深亞微米製程需要更長的研發週期和更高的製造成本，DV（設計驗證）已成為聯發科晶片開發流程中設計團隊不可避免的一部分。
* CDG DV負責智慧型手機、電視、ASIC產品線驗證計畫的製定與實施。
包括：整合模擬/驗證環境開發、大數據分析和效率提升、匯流排結構/EMI（外部記憶體介面）/低功耗功能驗證計畫和實作 需要建立驗證計畫/基準並不斷改進方法論，以及您將了解
手機/ASIC操作方案的詳細場景和全域視圖
* 需要利用最新的EDA工具和概念來完成驗證計劃
要求
1. 熟練 Verilog / System Verilog / C++ / Perl
2. 對 UVM 和形式化驗證方法有良好的認識。
3. 有基於ARM的SOC驗證經驗者優先。
4. 有晶片等級驗證經驗者優先。
5. 組織良好，有條理，注重細節。
6. 必須具有團隊合作精神且易於合作。
:::
-----------------------------
匹配程度
實驗室有EDA tool相關的資源可以學習,目前論文研究方向須使用verilog有貼合到幾項要求,但程式能力偏弱也沒有SOC相關的驗證經驗,匹配度不高
### 有興趣的職務 #2(realtek)
[記憶體電路設計工程師](https://recruit.realtek.com/Job/JobDetail?jobid=1542)
:::spoiler
工作地點 : 新竹科學園區
工作經驗 : 3 年
學歷要求 : 碩士
工作項目：
1. FinFET製程記憶體設計開發。
2. 客製化記憶體設計開發。
3. 支援記憶體智財量產性能,良率提升。
應徵條件：
1. 碩士以上; 電機工程、電子工程相關科系畢業為主。
2. 熟悉 Hspice, Spectre, XA, Solido等 simulation tool, Virtuso, Laker等 layout tool.
3. 具3年以上下列經驗之一者為佳
(1) 熟知 CMOS元件與 SRAM/其他記憶元件特性。
(2) 熟稔並執行過 SRAM/CAM電路開發工作。
(3) 具 FinFET電路設計與佈局設計經驗。
:::
-----------------------------
匹配程度
相關科系,曾使用Hspice模擬記憶體元件特性,對記憶體元件特性SRAM,RRAM等有基礎認知,與目前研究方向有相關但其餘軟體並不會使用,也沒有實際元件電路開發的經驗
### 有興趣的職務 #3(MediaTek)
[數位IC工程師（設計方向、驗證、整合方向）](https://careers.mediatek.com/eREC/JobSearch/JobDetail/MHF120220629000?returnUrl=%2FeREC%2FJobSearch%3FsortBy%3D%26order%3D%26page%3D17%26searchKey%3D%26category%3D%26workExp%3D%26branch%3D%26program%3D)
:::spoiler
職位職責：超大規模先進製造工程的手機/平板/車用/AI/IoT等各種類型SoC的整合，IP Spec的討論，制定，以及RTL代碼代碼實現，以及驗證固化。具體工作包含但不限於：
1、制定Spec的規劃；
2、編寫RTL程式碼實現Spec功能，執行前端、綜合、STA、DFT等流程；
3、制定驗證計劃，編寫測試用例，達到驗證的最終收斂（回歸測試，程式碼覆蓋率） 100%，功能覆蓋率100%)；
4、負責IP整合進SoC，以及ES後續的測試，以及量產支援。
需求：
1、微電子/電腦/電子工程/通訊工程/自動化等相關專業；
2、碩士學歷；
3、熟悉Linux平台，熟悉ASIC前端設計的流程，具備RTL、FPGA相關經驗優先；
4、具備設計驗證相關經驗，熟悉SystemVerilog/UVM優先；
5、演算法開發，邏輯設計等相關專案經驗者優先
:::
-----------------------------
匹配程度
相關科系,寫過RTL code,也有在學校課程實做超音波陣列的聚焦並利用time delay控制FPGA驅動陣列聚焦的焦點達成聲鑷抓取保麗龍球移動指定路徑,但Linux平台，熟悉ASIC前端設計的流程這類的需求知識欠缺
## 模擬面試
簡短自介
您好我是xxx目前就讀成大電機碩二,大學時期有做過幾個學校對外的計畫包含榮總的癲癇辨識,以及中研院的跌倒預判,碩一期間有過從購買晶圓,畫layout到黃光,微影,蝕刻製作出完整的超音波元件並量測電性分析,在以vivado控FPGA計算並給出不同pulse以及voltage至壓電材料元件量測出響應頻率,目前碩論的研究有關於RRAM實踐computing in memory內部矩陣運算
簡單說明所做的計畫內容做了甚麼
* 癲癇辨識
資料預處理,架設yolo辨識環境,以Alexnet,Resnet-18訓練
* 跌到預判
以不同機器學習模型搭配高斯濾波,並調整Hyperparameter訓練出較高的performance
目前有關碩論研究
進行中了解SRAM,RRAM等元件特性,知道如何以元件作為synapse,內部的權重更新方式
-----
* [github](https://github.com/lindarushuan)
面試題目與經驗分享
https://www.1111.com.tw/1000w/fanshome/discussTopic.asp?cat=FANS&id=300901
* [Resume](https://docs.google.com/document/d/1tb2Jhwrcz7MWlgtOkM9ED5Daa4372gvP7cgflzXW794/edit)
Sign in with Wallet
Connect another wallet