# 活動資訊
* 活動名稱：RISC-V Enabling Everything技術擴散研討會暨工作坊
* 活動時間：12/21(四) 9:30-15:00
* 活動地點：國立成功大學啟端館一樓智慧階梯教室
* [活動相關網址](https://ais2m.ncku.edu.tw/?action=news&id=1229&lang=1)
* 活動議程：

| 時間 | 議題 | 講師 |
| ---------- | ----------------------------------------------- | ---------------------------------------- |
| 09:30-10:00 | 報到 | |
| 10:00-10:10 | 開場致詞 | 智慧半導體及永續製造學院_許渭州_副院長、台灣RISC-V聯盟_林志明_會長 |
| 10:10-10:30 | 善用IAR EWRISC-V 開發工具滿足 RISC-V 指令集的設計 | 愛亞系統有限公司_蔡本中 資深應用工程師 |
| 10:50-11:10 | Dual Core(M4+RISC-V) AI MCU MAX78000 introduction | 台灣亞德諾半導體股份有限公司_黃一凡_應用工程師 |
| 11:10-11:20 | RISC-V Based Scalable Heterogeneous Clustered Architecture HW/SW Design for High Performance Computing | 工研院_黃柏涵_副理 |
| 11:20-11:40 | Coffee Break / Demo展示 | |
| 11:40-12:00 | Update SIMD Everywhere Optimization from ARM NEON to RISC-V Vector Extensions | 清華大學資訊工程學系李政崑教授團隊 |
| 12:00-12:20 | Formal Verification for RISC-V Processors | 成功大學電機系陳盈如助理教授團隊 |
| 12:20-13:30 | 硬體木馬偵測工具及基於RISC-V的硬體資安攻防平台 | 中山大學資訊工程學系黃英哲教授團隊 |
| 13:30-14:00 | Lunch | |
| 14:00-14:30 | RISC-V 無所不能 | 晶心科技_林志明_董事長暨執行長|
| 14:30-15:00 |面向 TinyML 市場的人工智慧基準測試送件經驗分享—來自 AI 編譯器提供商的視角 | Skymizer_張秉浩_共同創辦人暨商務開發經理 |
| 14:30-15:00 | Leadership in the New Computing Era | SiFive 江欣益 Senior Staff Engineer |
| 15:00 | 散場 | |

---
# 隨筆
* RISC-V vector extension is release in 2021(原來這麼早)

---
# IAR 分享
* 主講者: 蔡本中
* 介紹產品以及 RISC-V 編譯和工具鍊的優化應用
## 關於 IAR 愛亞
* 瑞典軟體公司
* 主要產品為 ARM 的編譯器及工具鍊
* 現在也有 RISC-V 相關編譯器和工具鍊的產品線
* 產品可以跑在 windows
* 可以針對 code size、效能、耗電等進行編譯優化
## Embedded Workbench 教育版
* 和台灣 RISC-V 聯盟有合作關係，有校園免費授權的計畫
* 針對 Arm/RISC-V 不同架構整合的編譯器
* 使用期限為 12 個月
* **無 code size 限制**
* 在 Arm 架構，有靜態分析 C-STAT 和動態分析 C-RUN 工具
* 有免費的 [IAR Embedded Academy](https://www.iar.com/academy)
* 但不包括支援與更新協定
## Q&A
* 和開源工具鍊相比，IAR 的產品有甚麼優勢？
* 支援更全面的 extension，例如 RISC-V 的各種 extension
* 相關產品都通過了 ISO 認證，因此在車用或是醫療產品開發時，編譯器及工具鍊就不需要另外認證，僅需針對 RTL code 和整體做 ISO 認證

---
# Analog Devices 分享
* 主講者：黃一凡
* 介紹產品以及產品和 RISC-V 的關係
## 關於 Analog Devices 亞德諾半導體
* 美國的跨國半導體裝置生產商
* 專為消費與工業產品製造 ADC、DAC、MEMS 與 DSP 晶片
## MAX78000
* [官方架構圖](https://anstekadi.com/Main/Detail/2209)
* 採用 dual core 設計
* 含 CNN 神經網路加速器
* 442 KB 的權重存儲記憶體、支援 1、2、4 和 8 位元權重 = 支援高達 350 萬個權重
* CNN 權重記憶體是基於 SRAM
* 還具有 512 KB 的數據記憶體。CNN 架構非常靈活，允許在 PyTorch® 和 TensorFlow® 等傳統工具集中訓練網路，然後使用 ADI 公司提供的工具在 MAX78000 上轉換執行
* (我的觀點)但大模型還是靠 GPU 或是 M3 實在
* (我的觀點)不過在模型推論該 MCU 非常具有優勢
* 因為含 CNN 加速器，因此完成模型推論後就可以讓設備休眠，等待下一次推論。所以相比不具備 AI 加速器的 MCU，在執行 AI 推論的任務時，MAX78000 會省電很多
* 其他任務上有沒有比較省電演講中沒有提到
* (我猜啦)加速器的設計架構
* 通用 CNN 設計
* 每層應採池化、element-wise 並行接卷積層的層雙的設計
## MAX78000 的 AI 應用開發流程
* 訓練
## Q&A
* 為什麼第二顆 core 是選用 RISC-V 架構的晶片，而不是繼續選用 Arm 的 core
* 開源的考量
* Arm 的 IP 非常不容易擴充指令
* 這顆 core 是負責加速器的調用因此效能不需要太強(僅使用 RV32 ISA 的 IP)
* 遇到 ResNet 的架構也能跑嗎？
* SDK 有包含都行
* (我的觀點)應該是可以，因為加速器也有自己的 SRAM
* [加速器程式碼合成](https://github.com/MaximIntegratedAI/ai8x-synthesis)
* 需要特別的操作來啟動加速器功能嗎
* 要用 YAML 檔進行 MAX78000 地合成
---
# 工研院分享
* 主講者：黃柏涵

---
# 清大團隊分享
* 將 RISC-V RVV extension 移植到 Arm 的 Neon (?我不確定因為我跑去上廁所演講就開始了)
* 應該是用 RISC-V RVV 增強(加速) ARM 上的 SIMD
* 但沒提到是在 arm chip, emu 還是在 FPGA 上做實驗

---
# 成大團隊分享
* 主講者：陳盈如老師
* RISC-V 的 DV or 正規驗證
* 演講內容超有料，但礙於保密協議老師不能說太多
## 正規驗證
* 在更早期驗證
* ISA 驗證
* 需要足夠的儲存空間來紀錄變化
* 不太適合通訊的驗證
* 因為通訊是允許掉幀的
* 主要技術：C2RTL, SVA(system verilog assertions)

---
# Skymizer 分享
* 主講者：張秉浩
* 底層是 AMaCC
* Skymizer 的 AI 編譯器：
* 輸入：AI 模型
* 輸出：C 程式碼或是二進制檔
## TinyML
* [相關網址](https://github.com/mlcommons/tiny_results_v1.1/tree/main)
* [Skymizer 的成果](https://github.com/mlcommons/tiny_results_v1.1/tree/main/closed/Skymizer)

---
# 雜談
## 查資料剛好看到的小知識
* Rob Pike的程式設計5原則
9cc 有受到 Rob Pike 對程式設計看法的影響。Rob Pike 是C語言作者 Dennis Ritchie 的前同事，也是Go語言的作者，他和 Unix 的作者 Ken Thompson 一起開發了 Unicode 的 UTF-8。底下引用 Rob Pike 的「程式設計5原則」（Rob Pike's 5 Rules of Programming）：
1. 你無法預期程式的在哪個部份耗時。瓶頸可能出現在出乎意料的之處，在確定瓶頸出在哪之前，不要盲目猜測或動手腳來增強效能。
2. 一定要量測。不要在進行量測之前做最佳化，就算測了也不要對沒有明顯拖累效能的部份進行調整。
3. 精彩的演算法在 n 數量小的時候很慢，而 n 通常很小。精彩的演算法其常數項大。除非你確定 n 通常夠大，不然別走太精彩的路。（就算 n 夠大，也請先試過規則2。）
4. 精彩的演算法比簡單的演算法容易有 bug，而且較難實作。請用簡單的演算法和資料結構。
5. 資料決定一切。如果選對了資料結構且有好好組織資料，演算法通常是自明（self-evident）的。演匴法不是程式設計的中心，資料結構才是。

---
# Question
* 在許多 RISC-V 的產品中有使用到 AXI 的協議，而該協議又是由 Arm 提出的開源協議，RISC-V 架構 IP 的設計公司會擔心 Arm 收回授權嗎？
* Arm 有將 AXI 開源，有部分原因是因為 Arm 也有用其他開放資源，所以各家公司相信 Arm 不會收回授權
* 在 RISC-V 生態裡，HCL(hardware construction language) 扮演甚麼樣的地位？
* HCL 在 front-end 和 back-end 的一些(許多?)問題還沒被適當解決
* 因此在工業上還不實用
* 但在學界教學和快速開法等應用上還是有一點用啦
* RISC-V IP 的公司有考慮開發面向 AI 訓練的硬體嗎？例如 GPU 之類的
* 專注在 CPU 領域
* 因為 RISC-V 是 CPU 架構嘛~

[](http:如何解決keilC編譯有code_size的限制)
[](Andes_engineers_said:Buy_an_FPGA_with_an_Arm_control_chip_to_bypass_this_limitation_because_FPGAs_usually_come_with_an_IDE_and_compiler)