EDA - primtime
===

這步驟是在做功率分析，只要有vcd檔、netlist檔、sdc檔與sdf檔就能做分析，因此有些論文會只做到gate-level simulation就做功率分析，但因為他們沒有做到apr所以只能看個大概，大家也可以在gate-level階段就測一下功率。

有無io pad的做primtime的步驟是一樣的。

步驟
---
1. 在primtime資料夾下建立一個檔案，命名為"primtime.tcl"，內容如下

source .synopsys_dc.setup

#Front-end DC's netlist and WLM
#Back-end Layout's netlist and spef file
set power_enable_analysis TRUE
set power_analysis_mode time_based

read_file -format verilog ../0502_APR_withoutio/TOP.v

current_design TOP
link


read_sdc ../0502_APR_withoutio/CHIP_Dinat_cts.sdc

read_sdf -load_delay net ../0502_APR_withoutio/TOP.sdf

#read_parasitics -format SPEF -verbose CHIP.spef

# report_timing

## Measure power

read_vcd -strip_path testfixture/DiNAT ../0602_POST_withoutio/top.vcd


set_input_transition 0.1 [all_input]

#report_switching_activity -list_not_annotated -show_pin

#
check_power
set_power_analysis_options -waveform_format fsdb -waveform_output power -waveform_interval 1
update_power

report_power -hierarchy > ./power_1.5ns.rpt
report_power > power_summary_1.5ns.rpt
report_power

2. 再建立一個檔案，命名為"run.tcl"，內容如下
`
Rpt_shell -f primtime.tcl | tee primtime.log
`
3. 所有檔案如下

3. 在terminal執行`source run.tcl`
4. 結束後terminal會停在pt_shell下，執行下面這行可將sub module的功率存到power.log
`report_power -hierarchy -levels 2 > power.log`
5. 可將子電路的功率畫成圓餅圖，power.log可以找到sub module的名稱，primtime.lof有SRAM和io_pad的功率，選擇對整理功耗占比較多的。
* power.log
* primtime.log
6. 結果

---

:::danger
如果我有哪裡寫錯或是做不好的請告訴我 :woman-bowing:

完成之後回到前面進行[下一步](https://hackmd.io/dzfWsm7iQ6aeVqjeko-Hlg?both#Transister-Level-Simulation)，你超棒的:facepunch:
:::