# 今まで電電の授業で聞いた質問メモ ###### tags: `大学` ## パワーエレクトロニクス Q. スイッチング電源のスイッチングを行う制御装置の電源はどこからくるのか？ 制御装置もまた何らかの電源で動いているだろうから鶏と卵では A. 入力電圧から作る方法はあり、色々な方式がある。 - 入力電圧を分圧して作る - 入力電圧をシリーズレギュレータに入れる - スイッチングトランスに制御電源用の小さい巻線を入れる 授業範囲ではないので、興味があれば調べてほしい。 ## 電力工学 Q. αβ変換は三相交流の3つの値を2つの値に変換しているが、なぜ表す数値の個数が減らせるのか。 A. 零相の値を0と仮定している。($V_a+V_b+V_c=0$) ## 線形制御理論 Q. 非線形な系の制御のために、それを打ち消す非線形の項を導入し線形化する話があったが、現実の制御ではその非線形項の計算のためにはオブザーバから取得した値を用いるはずだ。 オブザーバ制御の安定性の議論は線形性を前提としていたように思うが、このような非線形の系の制御でも問題ないのか。 A. 結論から言って問題ない。非線形な系も局所的には線形性が成り立ち、それが全体で言えるので、全体としても安定性が成り立つ。 ## 電気機器工学 Q. フレミング左手則による力は電圧ではなく電流で発生するはずだ。 直流機は整流子の作用によって次々と接続する巻線が切り替わっていくが、巻線ということはLがあり、ある大きさの電流が流れるには有限の時間がかかるはずである。 整流子片が大量にあって高速に回転していれば、切り替わる速度は大変なものになるはずだ。ここで問題は起きないのか。 A. 直流機の巻線のLはそこまで大きくないため実用上問題ない、ということになっている。 Q. 高電圧工学で「高電圧はアークが飛ぶため電流を切るのも一苦労」といった話を聞いたが、直流機の整流子は電気の流れを無理やり切断して問題にならないのか。 A. 実際、問題になる。整流子で電流を切断する際には電気的なダメージがあり、これは直流機が受けるダメージの原因になる。こうした理由から直流機はメンテナンスが必須になる。 直流機を高電圧で使うのは厳しく、せいぜい数kVが限度。 直流機は交流機に対して制御が容易という利点があったが、近年は半導体の発展で複雑な制御が容易になったことでその優位は小さくなっており、メンテナンスフリーな交流機への置換が進んでいる。直流機はオワコン Q. 直流機において、ブラシが接続している整流子片が切り替わる瞬間というのは、2組の整流子片に同時に接続している形になるのか。 A. そのようになる。機械的な接続もそうだし、また電流は連続的にしか変われない都合上アークも飛び、それによっても繋がった状態になる。 瞬間的に繋がった2組の整流子片でそれぞれ電圧が違うことになってしまうことによって、2つの巻き線の間をぐるぐる流れる電流=横流なども生じる。 ## 電力デバイス Q. 欠陥の個数の話が授業中出ていたが、そんなミクロの構造を数えたりできるものなのか。 A. 顕微鏡で数えたりする。 こうした数を把握できるようになることで、欠陥の個数とデバイスの性能の相関が定量的に結びついた。すごいね Q. ソフトリカバリダイオードとジャンクションバリアショットキーダイオードは、どちらも同じものか。授業資料に構造が図示されていたが、同じものに見える。 A. 同じもの。 要はPINダイオードとショットキーバリアダイオードのいいとこどりをするという話であり、違いはない。 ## 集積回路工学 Q. 露光に使うレンズの倍率は4倍程度という話をしていた。4倍程度ということは、半導体チップに数nmオーダーの構造を作るためにはマスクに十数nmオーダーの加工が必要ということになる。そんなことができるのか。 A. なんだかんだできる。すごい。 1世代前の技術の精度で頑張れば次の世代を作れるみたいなところがあり、それで少しづつ発展してきた。 なおレンズ倍率が4倍程度であるのは、極端に倍率の大きいレンズはそれはそれで扱いが難しいという理由もある。 Q. 授業資料において、GAA型トランジスタによる回路にバックゲートの線が描かれていないのはなぜか。 A. GAA(Gate All Around)方式のトランジスタは、その三次元構造の都合上バックゲート電圧を与える線が取り出せない。 与える必要がないのではなく、そもそも与えられない。 GAA型のトランジスタはバックゲート電圧を与えられない都合上、例えば直列に繋いだりすると、2つのトランジスタ双方のゲート電圧を確定させるまで出力電圧が決まらない。こうした理由からGAAの採用は必ずしもメリットだけではないのではという風に予想している。 授業範囲ではなく、完全に趣味で資料に入れた。 Q. 「配線長分布」のスライドにある、配線長分布の理論曲線は一体どういう計算で出したものなのか。 A. Meindlという人がなんか雑にモデル化したらしい。 https://ieeexplore.ieee.org/document/661219 https://ieeexplore.ieee.org/document/661220 Q. 「リピータバッファーの課題」のスライドで、2008年からリピータの消費電力やトランジスタ数が減っているが、これはなぜか。 A. High-Kの導入でゲート絶縁膜が厚くできるようになり、リーク電流が減らせたのが大きい。その他にも微細化技術の向上など、いろいろな要因の総合として2008年ごろから減少に転じた、といったものだと思われる。 Q. 3次元LSIというのは、単に配線層を増やすという話ではないのか。 A. 集積回路を別々に作って「貼り合わせる」ということを行う。別の回で詳しく説明する。 面積当たりの欠陥率が等しいとすると、面積が小さいほど歩留まりが良い。 なので一つの大面積の半導体チップを作るより、小さい面積のものに分割して作って貼り合わせる方が経済的に優れているという事情がある。 授業内では配線長が短くなるといった話をしたが、実は歩留まりによる経済性の方がうれしさがあって、配線長云々のメリットは副次的なものだったりする。 Q. 授業内で、横方向のintermediateより縦方向のviaの方が抵抗が大きくてつらいといった話をしていた。 3次元LSIの話で貼り合わせるということを言っていたが、同じような問題にならないのか。 A. なる。つらい。 歩留まりによる経済性だとか、縦方向の通信バンドが細くなることとか、いろいろ加味して最適な層の数を見つけようという話になる。 Q. メモリにおける多bit/cellの記憶について、「セルの値が変化してしまうことに備え、他の箇所のデータから推定して確率的に最もそれらしい値を採用する」といった話をしていたが、他の箇所からデータを推定できるとなるとエントロピーが低下して実質的なデータ量はそれほど増えないのではないかという気がする。問題にならないのか。 A. エントロピーも含めて全体として記憶容量が上がるかどうかという話になる。4bit/cellでは割に合う結果となり製品化されたが、5bit/cellでは研究段階。 Q. ちらっと出たhaloとは何か。 A. MOSFETのドレイン/ソースの際の所に空乏層が出来てしまうという問題があるが、その辺だけドーピング濃度を上げることで空乏層を小さくするテク。 電気的にゲート長が長くなるのでIonも小さくなる。 作るのはそう大変ではなくて、ゲートがいい感じに影になるので斜めにイオン注入するだけで良かったりする。 ### 光エレクトロニクス Q. 反射光が入ってくるとレーザーの発振に支障を来すという話が出ていたが、どういう仕組みで支障を来すのか。 A. 別の回で詳しく説明するが、半導体レーザーは共振によって一定の波長の光を出している。反射光が入ってきてしまうと、別の共振点で発振しそうになって波長が不安定になる。 Q. 第9回のスライドp7, 式9.3の左辺$A_F$は$E_F$の間違いではないか。右辺の$A_F$と整合しないように見える。 A. この右辺の$A_F$は左辺の$A_F$を置き直しているもので、取り違えなければ問題ない。