# Domain Specific Generative Hardware Design for Signal Processing
_by Esteves-Rocha Lucas (IETR Vaader) - 2022.09.29_

###### tags: `VAADER` `Seminar`


## Abstract
Le but du stage est de développer une application sur des architectures anisotropes avec des noyaux RISC-V. L'application consiste dans un pipeline de traitement d'image avec trois blocs principaux: Signal Processing, Machine Learning et Crypto. Des images réelles des chiffres écrits à la main seront capturés, les traiter, puis chiffré les résultats de la classification. Pour cela, le PREESM sera utilisé pour bien profiter du paradigme du flot des données et des définitions des architectures avec plusieurs noyaux ainsi que le Litex pour faciliter la génération des SoCs.