---
# System prepended metadata

title: Overclocking de CNN sur FPGA grâce à la détection d'erreur au niveau algorithmique
tags: [VAADER, Seminar]

---

# Overclocking de CNN sur FPGA grâce à la détection d'erreur au niveau algorithmique
_by Marty Thibaut (INRIA/IRISA - Cairn) - 2019.10.08_

###### tags: `VAADER` `Seminar`

![](https://i.imgur.com/SK0ArVW.jpg)

## Abstract
Nous proposons une technique pour améliorer l'efficacité des accélérateurs matériels (FPGA) pour réseaux de neurones convolutifs (CNN) basée sur la spéculation temporelle (overclocking) et la tolérance aux fautes. Nous ajoutons à l'accélérateur un mécanisme de détection d'erreur léger pour protéger des erreurs temporelles, permettant de spéculer agressivement sur la fréquence de fonctionnement de l'accélérateur. Nous présentons une implémentation de couche de convolution tolérante aux fautes combinée avec le mécanisme de détection d'erreurs. Ce mécanisme fonctionne au niveau algorithmique, utilisant des propriétés algébriques du calcul de convolution, permettant un implémentation entièrement réalisée à l'aide d'outils de synthèse de haut niveau. Notre prototype sur zc706 montre un débit augmenté de 68 à 77% pour un surcoût en surface négligeable.