# Why PolySi to HKMG
- High-K Metal Gate
- 隨元件/製程微縮，接近導體的PolySilicon (N^+^/P^+^ Poly-Si)問題越明顯。因為本質是半導體，在小尺寸下，閘極會有空乏層，包含有三大問題。[polysilicon depletion effect](https://en.m.wikipedia.org/wiki/Polysilicon_depletion_effect)
- 
- 因為介面電荷，費米能階被固定住Fermi level(E~F~) pining，造成臨界電壓(Vt)會漂移。
- gate寄生電容造成電子移動率mobility下降。
- Polysilicon本身有電容，造成閘極氧化層電容C~ox~變小 (電容串聯越串越小)。
- 閘極氧化層SiO~2~ dry oxide換成High-K，Poly gate換成metal gate。==涉及材料學的特性，因為High-K都是金屬氧化物(如HfO~2~)，所以跟金屬的接面特性比較好，反而跟Polysilicon接面不好。==
- HKMG都是用ALD做。
- 演進從 gate first → HK first Gate last → HKMG last
- 
- ==隨製程演進，gate oxide要求越薄，當Lg<7nm，就會產生有穿隧效應(水平/垂直方向皆有)。利用HK做到等效的gate oxide (等效氧化層厚度 EOT effective oxide thickness)==。下圖為例，想做到0.8nm厚的gate oxide(如直接做0.8nm的dry oxide會有嚴重的閘極漏電流)，可以用5nm厚的HfO~2~得到等效結果(電容值)，且因為真實物理厚度放寬，穿遂效應幾乎可以忽略(gate leakage current I~g~遠小於 drain current I~d~)。
- 
- ==HK主流使用HfO~2~==。HK選擇band gap太小(如BaO, TiO~2~)，會有漏電流。
- MG在2005由Intel提出(90nm)。nMetal/pMetal為功函數workfunction(WF)接近N^+^/P^+^ Poly-Si的金屬材料。因為臨界電壓為WF的函數值，故可以用metal的WF調整nmos/pmos臨界電壓V~tn~/V~tp~。==nFET用nMetal(金屬活性強Al rich, WF小，如TiAl)；pFET用pMetal(貴金屬或金屬活性弱N rich, WF大，如TiN)==
- 
- 找到nMetal 4.1，pMetal 5.2左右，與n^+^/p^+^ Poly之間的bandgap相近 (5.17 - 4.05 = 1.12 ~ 5.2 - 4.1 = 1.1)。
- 
- V~th~ adjustment doping在FinFET上，因為沒有空間做implant，不能使用。