# [SoC Lab] 課程整體上課心得 ## 前言 開學前在選課之時，便發現了這門課，在詢問學長姊們後，發現知曉的人甚少，原先還在考慮是否該修習，但在聽完老師第一堂課的介紹後，便與實驗室的同學一同組隊，開始了SoC的學習之旅。 ## 課程規劃 老師在開學時便明確提到本課程會圍繞開源的caraval SoC進行教學與實作，因此課程也確實朝著這個目標前進，從一開始的合成範例演練，到實際加入自己撰寫的verilog FIR加速器，再到期末project的全面優化，都是希望我們可以在一學期之內，孰悉caraval SoC的架構以及各式protocal的運作方式。 ## 作業實作 本課程有很大一部分的學習來自於Lab的實作，上課時老師講解基礎的實作方式以及硬體運作的概念，助教提供基本架構的sample code，剩下的便是靠同學們自己思考如何做進一步優化，部分的Lab給了相當明確的指示，例如LabD的SDRAM prefetch，由於目標單純，因此實作上只要順利將預期的功能做出來即可，但是例如像Final Project，沒有明確的優化目標，因此需要花很多時間跑跑實驗、觀察波型來看看有沒有可以優化的部分、評估可行性等等，都是需要花上大把時間的工作，但從結果而言，確實獲益良多。 ## 總結 這堂課程對我而言真的收穫豐富，甚至不誇張地說，這堂課可能是大學+研究所的課程中資訊量數一數二多的課程，如果要全面理解這堂課程中應用的技術、框架等，絕對必須下非常大的一番功夫。 也非常感謝老師，帶給我們這麼一堂有意義的課程，相信所有同學都獲益良多。