# Design Environment of Simulation ###### tags: `Digital IC Design` [回到主頁面](https://hackmd.io/@derek8955/BkK2Nb5Jo/https%3A%2F%2Fhackmd.io%2FdpcBlBL8TlShpQ-wSi9Quw) ![](https://i.imgur.com/kCxUmWi.png) - TESTBED.v : 連接 Design 與 PATTERN，以及產生波形檔 > 常見的波形檔有兩種: > - .vcd(Value Change Dump) : 紀錄所有時間點的 signal value > - .fsdb(Fast Signal Database) : 紀錄 signal value change event > .vcd 的方式會使檔案大小較大，在執行 tool 的速度則相對慢上許多，所以主流還是 .fsdb - DESIGN.v : DUT - PATTERN.v : 測資讀取、產生訊號資訊( clock, reset, ...等)、檢查程式 :::success IC contest 把 PATTERN 與 TESTBED 寫在一起 :::