# 實作：Hierarchical Design of 3-8 decoder ###### 班級：資工二1 姓名：鍾宏昌 學號：1410932049 --- | | | |:------------:|:--- | | **目的** | 驗證 Hierarchical Design of 3-8 decoder | | **原理** | 編寫程式，並且產生波形圖 | | **使用軟體** | vscode, github desktop, gtkwave | | **步驟** | 1. 編寫[hw1.v](https://github.com/s1410932049/HW1/blob/main/hw1.v) 2. 編寫[hw1_th.v](https://github.com/s1410932049/HW1/blob/main/hw1_th.v) 3. 編寫[makefile](https://github.com/s1410932049/HW1/blob/main/makefile) 4. 執行makefile並產生[hw1.vvp](https://github.com/s1410932049/HW1/blob/main/hw1.vvp)、[hw1.vcd](https://github.com/s1410932049/HW1/blob/main/hw1.vcd) 5. 用gtkwave執行hw1.vcd產生波形圖| | **結果(波形圖)** | ![](https://i.imgur.com/YntXEel.png) | | **討論** | ![](https://i.imgur.com/zvUU59F.png) | | **心得** | 這是我第一次成功執行的verilog實作，也是我第一次使用github和HackMD，感覺非常不習慣。 | | **參考** | [智慧大師 - 數位邏輯設計實習：Lectrue_2，Lectrue_3](https://elearn.nutc.edu.tw/) |