# Mixer
###### tags: `RF` `RF IC design`
概述: 不同於以往，現今mixer的設計更取決於相鄰的電路

harmonic balance resistor

13
* 通常在接收的系統端會要求LO feedthrough 必須要夠小，已免去違反radio的standard
* reverse feedthrough 影響到RF端 ，RF端再跟LO產生self mixing
* 會從LNA 的輸入端天線輻射出去，再跟mixer混頻 (若LO reverse leakage 回去再跟LO混頻會產生DCtone 跟兩倍的LO)
* 兩倍LO或許可以濾除
* DC tone卻會產生DC offset > 對於homodyne的影響特別大，因此減少我的動態範圍

14
* LO會影響到IF、RF

15
* RF端也可能有大的干擾訊號，經過LNA後產生intermodulation，在高頻我們是在意他三階的...，不要忘記了，他也有可能產生IM2，他的頻率就是兩個干擾頻率的差，落在低頻。我們前面忽略它是因為我們假設LNA後面存在了一個BPF，如果今天RF對IF端的isolation不好的話，同樣的他也容易受到寄生電容的影響，從RF端couple到IF端。
* 理論上，如果我今天是RF的頻率couple到IF端，我再IF端看到RF的頻率，因為那個頻率很高我可能可以藉由LPF把它濾掉，對我的影響不大。但是如果今天couple過來的是IM2的product，那它有可能會落在我低頻的範圍裏面，取決於IF的選取。
* 在大部分的情況下，在homodyne的 rX裡面這個IM2的影響會特別嚴重。所以他們除了去report IIP3 還要去report IIP2
* 這邊講的干擾訊號他的signal power通常都遠大於RF power，所以即使他所產生的IM2的signal power還是很大，當她couple過來後還是很可能去影響到我們接收端所需要的IF/Baseband訊號。
* 此處的DC offset 還是signal dependant/時變的，這對後面系統的應用跟處理上會是一個比較大的問題，更不用說今天使用的是一個zeroIF架構，他造成得DC偏差都會影響到後面的訊號處理。

16

* image rejection filter需要:
* 操作頻率很高:高的Q值需要
>尤其是當IF頻率很低的時候，IF頻率很滴表示RF與干擾訊號離的越近，那要去濾除image ,保留RF訊號。換句話說我的Q值要夠高，Q值要高對於filter的設計仍然是一個問題。
* 假設IF=1MHZ RF=1GHZ 此時Q值要高達1000>> 需要非常好的被動元件
* 好的被動元件 >> mixer需要好的impedence matching
> 要能夠到chip外面，能夠推的動後面，考慮到filter的loss，再進入到mixer >> 整個的power comsumption,isolation可能都會是另外一個大的問題。

17
* 或者我們選擇homodyne RX，想法很簡單，就是既然他有image的問題，那我就把LO的頻率改得跟RF依樣，那雖然這樣子的solution樣子看起來非常的直覺，但是他最大的問題在於會存在DC offset 跟flicker noise 的問題，剛剛講的leakage,IM2,even order的distorsion都會變得很嚴重。換句話說對於homodyneRX 他後面的這個訊號處理就必須去克服這些影響。

18
* 使用image rejection的mixer，透過IQ channel 的特性，把image在輸出上把他cancel掉。
* 好處在於這樣在signal path上就不再需要high Q的filter (就不用在需要image rejection的filter)>> 在做SoC的系統整合上非常具有優勢。
* 缺點就在於這兩路要有LO訊號跟mixer，在amplitude 的mismach ,Gain的mismatch上都會影響到這個image rejection的level

19
* 此例:我們在quadrature mixing的path分別提供90度phase shift 的LO，我們把它稱為是I path 跟Q path，分別是cos 跟sin的version，假設上面的path跟cos 的LO做mixing的話，就如同剛才介紹的，這個ˊRF跟IF都會落到相同的IF band下，這是我們所不希望發生的。但是今天如果我們拿了一個跟他有九十度phase shift的sin訊號，這邊姑且把她稱為sin的 LO，當同樣的訊號經過down conversion，他會在正向路徑的地方提供一個負九十度的phase shift，所以即便他們同樣會落在IF端，可是RF的訊號跟image的訊號的phase 是out of phase
* 不過在下面這裡，正向的頻率跟負向的各自的訊號還個別差了180度
* 從RF根據第一個F1降到第一個中頻之後，再拿來做第二次的醬頻

20
* 訊號會剩下DC跟兩倍f2，把上下兩式子相減後可去掉image
* 當f1+f2=RF時可透過此方式把image cancel掉
* 不過這裡都假設這兩個path的Gain匹配 phase匹配 ，真實情況可能不同但是概念是可以達到的。

21
* 這個架構還是比較受歡迎的。看起來雖然需要有兩極的down conversion但實際上不見得都要再analog domain上來做這件事情，實際上在low pass之後這裡已經降到低頻了，在c 跟d這邊可以透過ADC轉換，所以到第二次降頻時可以到數位上去實現。
* QVCO : 正交VCO

22
* 把非線性的影響分別model在3個port上來分析
* 對於一個理想的LO可以用一個的singal tone 的sinusoidal訊號來表示，不過當他受到distorsion後變成說就會有高頻的harmonic
* 在IF端可以使用電阻來避免非線性的效應

23
* 實際上pure的弦波會比方波難實現>> 視為方波
* 視為甚麼波其實會影響到他的conversion gain
* 最重要的考量還是在於說RF端的線性度設計，考量的點跟LNA基本上是一樣的(IIP3)。
* 在mixer的線性度方面雖然大部分是report IIP3 ，但是如果要同時考量到增益的話，包含A1dB 的conversion point是比較客觀一點

24
* 對於LO而言我們在意的是他的工作頻率，使用方坡就不用像弦波依樣擔心amp error(mismatch) ，只要去擔心VCO的phase noise的問題就好
* 弦波如果線性度做不好還會產生一些高頻的harmonic ;相對的要產生方波只需要經過一個limit 的amp.把她推到rail to rail，差別只在於他們傅立葉轉換後的頻譜不同

25
* sin 的訊號:在傅立葉轉換後就是一個頻率w的delta fucntion
* 方波:大小通常用1跟0來表示，1所佔的時間我們稱為W，W的比例在整個週期P裡面所佔的大小我們把她稱作duty cycle
* 不同的方波即使有相同的週期就會有不同的duty cycle，在經過fourier transform後也會有不同的spectrum
* 連續的方波可以看成 pulse width 是W的單一方波跟週期為T的連續pulse做convolution
* 換句話說我們可以利用摺機的觀念，我在t-domain做convolution，換句話說我在頻率做相乘

26

* pulse width=W的single pulse 他的傅立葉transform是一個==sinc function==，他的pulse width 的大小取決於他的第一個零點的位置。
* pulsewidth~ 零點的距離~頻寬
* DC的高度跟W成正比
* 其週期為T的連續delta sequence，經過傅立葉轉換後還是一個discrete的sequence，在t-domain上他的週期是T，在頻域上preparatin
* sinc function 跟discrete的pulse相乘後會得到這個只有出現在fundamental 的頻率(1/T)、兩(三、四...)倍頻的方波。大小取決於sinc func.，更準確地說是取決於W/T的比值
* 對於一個百分之五十的duty cycle，根據圖形可知他的零點跟零點間的距離=1/(T/2)=2T ，所以他的even order的harmonic剛好都是零點
* LO的頻率通常都很高，若要消除DC component的話，可以採用1~-1的振幅來消除

27
* 高頻的harmonic也會跟LO做mixing

28
* multiple 的spur 會造成in band 的影響

29
* 假設mixer沒有任何的寄生電容，只考量LO(RF)裡面DC component的影響，會發現IF會有RF(IF)*DC tone
> ==unbalance(有DC tone)的RF訊號==經過ideal mixer之後，會在RF輸出端看到LO的頻率，把它稱為會產生LO的feedthrough

> 前面提的feedthrough是透過寄生電容，這裡是探討DC tone訊號造成的feedthrough
> feedthrough 會影響到動態的表現

30

* 如何產生一個負的電壓? 讓輸出範圍是-1~1 來消除unbalance的訊號? 利用差動(互補)的概念
* 如果LO是balance的就不會有RF的feedthrough
* 我們把單純LO是differential 的這種架構叫做single-balance
* 如果提供雙端的RF輸入對(差180phase shift)，在等校上也可視為是zero DC tone 的RF

33

* 利用元件id 跟V~gs~之間非線性的關係所形成的一種mixer的形式
* mixer是一種非線性的ck,不能天真的把它當成線性的區塊，尤其是當中又牽扯到freq. conversion、noise figure 、conversion gain、isolation等等

34
* 這種架構簡單歸簡單，但代價就是Ｖ~RF~跟Ｖ~LO~的isolation不好

35
* 要製造Ｖ~RF~*Ｖ~LO~這一項也可用相減的 : $（Ｖ_{RF}-Ｖ_{LO})^2$
* 缺點是Ｖ~LO~會看到low impedence ➟ 改用cascode
> 我們通常很討厭去drive low impedence,low impedence通常只有在音響、天線這種輸出級。一般而言high im.我們比較容易去設計(voltage transfer效率越高)
* 在上面cascode一顆device讓LO看進去是高阻抗的

36
概述： 實現mixer最簡單就是去實現一個乘法器，因為在時域上做乘法相當於在頻域做摺機，來達到我們做頻率轉換的目的
* harmonic = spur
* 用LO去切換開關，對訊號作取樣＝對訊號做convolution
* switch turn on = mos 操作在triode region(電阻)
* 類似於被動電路➟不需要額外的bias➟low power
* 可預期他的線性度是蠻好的，==因為沒有牽扯到gm的stage ，也就是訊號的放大，所以他不會受到transconductance state 非線性放大的影響==

37

* 小swing的RF+大swing的LO
* 利用simulink 當LO high 訊號就接到RF那端，LO low 就接到沒有訊號那端，可觀察到再切換的過程中出現了許多高頻的訊號
* RF-LO=IF
* 加入filter後就可以得到想要的IF頻率了

38

* conversion gain= IF輸出 amp/ RF輸入amp.=A~RF~=1/𝜋
> 雖然頻率不同，但我們把頻率的影響拿掉，只看amp對amp的操作
* 把lO對Vdd做normalize
* 如果是純sinusoidal的LO，係數則不會是 2/𝜋 ，輸出應該就是1/2
>（前面推導出等於1/2 *A~LO~ ，這裡又normalize A~LO~=1)。那今天我們考量的是方波，因為方波不是全部的能量都集中在fundamental上，他會有其他的能量分布在高頻的harmonic，所以他相對於基頻的conversion gain其實變小了，只有1/𝜋
* passive mixer的缺點就是他的conversion gain小於一，取log後是負的

39

* 上圖：取differential來減少ＲＦ或ＬＯ的feedthrough
>ＬＯ為balence ＲＦ為single ended ，此架構為single balance
* 下圖：上面是sB的mixer，輸入是V~RF+~;下面也是SB的mixer ，輸入是V~RF-~，這時候讓IF的輸出要couple在一起，LO的相位要反向，這樣子才能夠把相同的IF的極性加在一起
* 被動的mixer也可實現SB或DB，輸出再根據中頻去適當設計RC filter去濾除高頻訊號。
* SB conversion gain =1/𝜋
* DB conversion gain =2/𝜋 (比剛才好，但還是小於一)
* 優點:+1: ：不需要額外的biascurrent
* switch可被model成電阻，當V~LO~ swing夠大，那Vgs相對於訊號來說夠大的話，線性度會不錯
* 當今天是==direct conversion==的架構下，不會額外貢獻flicker noise，會蠻有優勢的。
* 缺點:-1:
* voltage mode ,若是要high gain >> V~IG~ swing 大 >> MOS當作開關使用他的等效電阻變動的就會非常大 ∵ Ｒ~on~跟V~gs~-V~T~有關 ，V~LO~=V~DD~ ,V~gs~會隨著V~IF~有大的改變，所以換句話說Ｒ~DS~（Ｒ~on~) 就會受到V~IF~訊號的modulation，線性度就會比較差。

40

* 操作在current mode，mos位準固定，輸出範圍可以比較大
* 左邊差動往上看到的負載就是LNA本身的Load，假設我們使用inductive load 當作輸出級，去設計LC tank，把他tune 在所要的工作頻率，這時輸出的impedence 是高阻抗(=Rp=電感的Rs *Q平方)，，如果在mixer這邊提供一個low impedence，就可以讓ＲＦ的電流流向mixer。 RF的訊號經過LO的switch會產生𝛚~RF~+𝛚~LO~ 跟𝛚~RF~-𝛚~LO~頻率的component ，如果把switch 看作成一Ron，基本上後面這邊就是一個inverting amp.的架構，所以可以適當地去設計Rf1跟Ron的比值來把current訊號轉乘voltage的訊號，從而提供一個增益。除此之外，甚至還可以在op feedback 路境上加上電容來實現LPF，
* 中間的電容會在高頻短路
* MOS device大 → Ron 小 ，後面的OP輸入端是virturl GND 如此一來就能創造出一個低阻抗
* 代價：OP的輸出如果是要比較低頻的話，那麼在設計上OP的輸入端要用比較大的device來降低flicker noise。如果今天IF比較高，OP要設計的頻寬就要比較高
* 適合設計在low IF 的架構 ，他兼具direct converting的優點但是可以避免DC offset 跟flicker noise的問題

41
:::warning
* Vgs = LOamp - RFamp，當Vgs大，RF對他的干擾就越小，所以要有好線性度代表要有大的Vgs或者說很小的Ron，當今天Ron受到RF的輸入影響的時候Ron的變化是可以忽略的。
* 我們希望有大的Ron，可以藉由提高Vgs，但是提高Vgs是有限的(最大就是V~DD~)，那如果進一步要減少Ron的話，就是去增加我的電晶體大小。我可以用比較大的device來實現，但是問題在於今天用了比較大的device size的時候，我的寄生的電容也會變大(Mixer 的Cgs會變大)，這會有什麼影響？不要忘了，今天我的mixer是要由lO來驅動，當Cgs變大代表著我的LO這時候就要提供夠大的drive能力。如果今天我的LO driving能力不夠的時候，或是說LO swing不夠大的時候，甚至於變成在LO跟mixer中間我還要再加入一個buffer，來保證我能推得動mixer的輸入
* 小結：基於線性度的考量，我需要一個小的Ron（大的W/L)，一個大的W/L會造成Cgs會增加，額外會造成LO的loading。並且會造成feedthrough
* ➟ trade-off : Ron & 等效電容的效應
* 假設我們不考慮Ron(假設是理想的開關)，NF=conversion gain (< 1)
* 那如果考量兩段path上的Ron進去，分析方法就很像LNA那邊提到的(如果輸入端有一個小段的Rg，那基本上他的貢獻就是對Rs做normalize)
:::

42

* 額外提供增益來改善conversion gain
* 在IF端把訊號放大無用，因為會受限於第一級的NF所dominant ∴必須要在輸入級把RF訊號放大才有用
* 讓biasing current M1 M2流入底下的轉導，來貢獻足夠大的gm，來提供額外的RF的增益。
* LO一樣去drive M1跟M2的stage沒錯，可是LO turn on /off此時M1跟M2會變成操作在saturation region，小訊號的電流會由其中一邊導通 。
* 在M1或M2的輸出，current mode I1 or I2也類似於受到V~LO~ swing 的driven（左邊Vgs大就由左邊流通，反之）

43

gm要如何設計才能有好的增益跟線性度呢？
* CS amp
* V~bias~ 不能換成電壓源，不然V~RF~小訊號就過不去M1了。
* 好的線性度>>設計V~bias~大一點讓他進入velocity saturation region。代價是power
* 缺點：雖然已經給了比較大的V~bias~了，但是g~m~還是會受到訊號的 modulation的影響
* CG amp
* g~m~: bias dependant
* G~m~: ≅ $1\over Rs$ 是source dependant (Rs是source impedence) >> G~m~會更線性一點
* 缺點：
* Ｇ~m~會比較小，等效的增益比較低（犧牲增益換取線性度）
* g~m~要夠大，所以提供的電流也要夠大，所以相對的比較high power

44
* M1 除了V~RF~的小訊號外，還需要一個DC的偏壓點，所以對於V~RF~而言，他並不是一個balance的訊號
* LO是double balance的，所以IF不會有RF的feedthrough
* RF是SB的，所以IF會有LO的feedthrough

45

* 用50%duty cycle去考慮
* 比被動的mixer conversion gain多了g~m~R~L~
* 若要增加g~m~，I變大後，輸出的IR drop會影響到headroom，線性度也會受到影響

46

* LO的swing如果不是理想的方波，就沒辦法達成fully turn on /off >>Gc = $2\over 𝜋$*sinc()

47

* 對於passive mixer他的線性度都很好（正的）
* 主動的mixer會被RF stage限制線性度

48

* 在RF輸入端加上source degeneration R~F~，可增加線性度，但是同樣的會有IR drop
* 利用技巧，把R~F~跨接在source端，底下用current source來取代
* 在differntial mode，底下看到 0.5R~F~ || r~o,M7~ ≈ 0.5R~F~ ，仍然有source degeneration的效果，但是DC current不會流過R~F~（好處），這樣子當電流變大的時候headroom不會被R~F~壓縮，還是M7的V~DS~(≅0,2V) ，跟剛才相比，只要這裡的V~DS~< I*R~F~ 賺到了。
> 假設Ｉ=10 mA

49

* 右圖：可使用center tapped 的電感來保證這兩個電感matching，那==底下再多加一個電流源，提供比較好的commom mode rejection==
* 單一mixer要做50𝛺匹配：==Cgs跟Ls共振，會產生實部，所以可以利用gm/Cgs *Ls 的實部去做matching==，中間再串連一個Lg去調整中心頻率
* 如果前一級的LNA是要做on chip的整合:不見得要去做power matching。 只要保證前一級的LNA能夠推得動gate端，尤其是on-chip的情況下，因為靠的比較近，所以在頻率還不太高的情況下，可以直接讓LNA去drive
> 因為LNA輸出級是高阻抗，mixer輸入級是Cgs，低阻抗。

50

* 對於相同的LO的swing，比較容易地讓switching pair把他近四成理想的switch
* 也可以反過來降低Id， Id↓ ，在相同的gm下 Vgs↓ overdrive的電壓就變小
* 對於passive，LO的swing可能可以大到rail to rail，不會對passive mixer線性度造成影響。然而對於主動的..，LO過大，會透過Vgs的這個影響（類似於source follower），影響底下transconductance那級他DC的操作點
> 夠大就好，太大反而線性度會變差。 V~LO~一開始加大，增益會變大線性度會變好;達到critical swing後反而會相反。這裡可以從模擬去試看看（非線性的特性很多，難用計算推得邊線值）
* ==存在trade-off :==
* 對於RF stage 而言，線性度要好、drain current要大
* 對於switching pair而言，線性度要好、drain current要小
51

* RF stage旁邊跟mixing stage這邊額外加上current bleeding 的 current source，來導走一部分進入switch stage 的電流，RF跟開關的電流差就是要設計的這個電流源大小
* 這裡也可以用current reused的做法來額外的增加gm
* 也可在IF輸出利用passive load 或active load來改善線性度

52

* RF
* thermal noise 是white noise
* n: +RF -RF ，無窮等比級數
* 看起來好像很簡單，但其實是考量了所有harmonic跟image的結果
53

* 為何M2 M3只通一顆，不會貢獻雜訊？
* M3 off不貢獻noise
* 當M2 on時，M1 M2像是cascode，而 cascode device不貢獻noise，因為即使有，也只會在M2裡面轉圈圈，不會洩漏出來。
* LO還不夠大的時候M2 跟M3會同時導通

55

* 跟LNA不同的地方是signal 跟noise 有不同的transfer fuction（noise因為是white noise，在這邊要考慮到wide band alignig的現象），在計算NF時會有不一樣
* 與LNA的比較待確認

56

* 找出switching 時間Ts

58

* switching 的電流或電壓變化被sample在該點的寄生電容身上，寄生電容的noise再被transform到輸出上去

59

* inperfect switch造成的noise經計算後發現剛好等於duty cycle *noise floor 。
>這裡的𝛼 只有一次方是因為全部平方加起來的分量加起來剛好抵銷過了
> white noise 比flicker noise 大

60

如何減少noise
* 降低tail current
* 增加A~LO~swing
* RF stage增加Vgs - Vt
* 小結：增加RF的驅動電壓，可增加線性度，雜訊的表現也會增及;對於switch stage，我們希望增加他的A~LO~

61

* 在真正有影響switching的時候才把current注入timing
* ccp 可以把flicker noise降低（同57頁）

62

* 在非主動、離散的電路會使用
* 優點：在高頻，尤其是==在mmW非常有用==（MOS操作在高頻有限制）
* 利用full bias 跟reverse bias
* 缺點：低Gc 低isolation
* 利用類似transformer以及diode來實現single balance的設計：透過LO RF訊號分別couple在diode的兩端，利用兩者訊號大小的差異，類似去開 關這兩個開關，達到開關切換的效果。

63

* 適用操作頻率不高但又要求有好的線性度
* 要sample一個訊號，且保證其不distorsion，那clock的訊號至少要是input訊號的兩倍以上（Ｎyquist rate)
* 把RF aliasing(sub sampling)down convert to IF，後面再進到數位訊號去處理。
* 缺點：在每一個clock裡面高頻的noise都會被aliasing到RF端

64

* 把四個level的sin wave去做F-T的話，這樣的訊號沒有3跟5的LO的干擾的影響

---

* downconversion
* must provide sufficient gain to adequately suppress the noise contributed by subsequent stages
* feedthrough :

* 往左不重要
* 左往右也不重要，可以用濾波器濾掉
* 中往右重要，會造成干擾 :this leakage lies in the center of the IF channel,potentially desensitizing the IF mixers (and producing dc offsets in the baseband).

L不一定要最小，Ｌ往上調 Ｖth會變小 偏壓點比較好設計