## 第二章 微處理機硬體架構【精華重點】

### 一、微處理機系統組成
- **五大單元**：ALU、CU、MU、IU、OU
- **CPU = CU + ALU**：執行與控制整個系統
- **IOU = IU + OU**：輸出入資料傳輸橋樑
- **匯流排（Bus）**：連接 CPU、記憶體與 I/O
- **資料匯流排**（雙向）
- **位址匯流排**（CPU→外部，單向）
- **控制匯流排**（CPU→外部，單向）

---

### 二、CPU 與記憶體資料傳輸流程
- **寫入記憶體**
1. 位址→MAR → 位址匯流排
2. 資料→MDR → 資料匯流排
3. 控制訊號（Write）→ 控制匯流排
- **讀取記憶體**
1. MAR 送出位址
2. 控制匯流排送出 Read 信號
3. 資料進入 MDR

---

### 三、微處理機架構與類型
- **8086 架構**
- **BIU**（匯流排介面單元）：負責記憶體/I/O 存取
- **EU**（執行單元）：指令解碼與執行
- 使用 **Queue** 與 **Pipeline** 提高效率
- **計算機結構**
- **范紐曼結構**：程式與資料共用記憶體
- **哈佛結構**：程式與資料分開，效率高

---

### 四、微運算與控制
- **微運算（Micro Operation）種類**
- 資料傳遞、算術、邏輯、移位等基本操作
- **ALU 功能**：多工器控制進行加減邏輯移位等運算
- **控制單元類型**
- 固線式（速度快、彈性差）
- 微程式控制（彈性高）

---

### 五、記憶體裝置與分類
- **主記憶體**（ROM / RAM）：速度快、可直接存取
- ROM 類型：Mask ROM、EPROM、EEPROM、Flash
- RAM 類型：SRAM、DRAM
- **輔助記憶體**：容量大、非揮發性、需透過 I/O 存取
- **記憶體接腳**
- 位址接腳、資料接腳、選擇接腳（CS）、控制接腳（OE/WE）

---

### 六、位址解碼與擴展
- **位址解碼方式**
- **線性解碼**：簡單但浪費位址空間
- **完全/部分解碼**：利用邏輯閘或解碼器（如 74LS138）精確選擇
- **記憶體擴展**
- 並聯資料線→增加資料寬度
- 擴展位址線→增加記憶體空間

---

### 七、輸出入裝置與介面
- **I/O 位址配置方式**
- **隔離式 I/O**（Intel）：獨立位址空間
- **記憶體映對式 I/O**（Apple II）：共用位址空間
- **I/O 控制晶片**
- **北橋**：高速週邊（記憶體、顯示）
- **南橋**：低速週邊（USB、硬碟）
- **I/O 標準介面**
- **內部擴充**：PCI、AGP、PCI-E
- **外部標準**：SATA、USB、COM、LPT
- **介面電路元件**
- **鎖存器**（74LS373）：保存 CPU 輸出資料
- **三態緩衝器**（74LS244）：控制 I/O 傳入資料

---