# 2024資訊科技產業專案設計課程作業 3
## RESUME
- [resume](https://docs.google.com/document/d/1WCHgMrrfSN1eR274fLp0zbu5psBQTlIs/edit?usp=sharing&ouid=101534388217873537423&rtpof=true&sd=true)
- [github](https://github.com/Kevin0131)
## 符合自身興趣/規劃的職務描述
### 有興趣的職務 #1(REALTek)
[設計驗證工程師](https://recruit.realtek.com/Job/JobDetail?jobid=1479)
:::spoiler
Verification for microprocessor designs. Desired skills and experience includes:
1. Experience in processor design verification: test planning, testbench development, and documentation
2. Knowledge of assembly language, C/C++ and/or SystemVerilog
3. Knowledge of SVA or UVM methodology for block and top level verification
4. Formal property checking/formal verification methodologies
5. Proficiency in scripting languages such as Python/Perl
應徵條件：
1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。
2. 具相關工作經驗者尤佳。
:::
-----------------------------
匹配程度
中
優勢:大學碩班皆為電資相關科系，且大學專題與研究所研究方向都有接觸verilog。
碩班實驗室研究方向為計算機架構，在修編譯系統以及計算機組織時對於assembly language也有一定認識，而在計算機架構的期末專題也實做過riscv的CPU
劣勢:學碩接觸較多ic design以及計算機架構等相關知識，對於verification(SVA or UVM )沒有涉略
- [【聯發科 MTK 面試心得】聯發科 3 大面試準備方向](https://www.1111.com.tw/1000w/fanshome/discussTopic.asp?cat=FANS&id=298305)
- [2023 年後面試分享(聯發科、群聯、群暉、知微科技)](https://www.dcard.tw/f/tech_job/p/241606966)
- [數位IC設計 面試經驗分享](https://www.dcard.tw/f/tech_job/p/240953224)
### 有興趣的職務 #2(google)
[silicon engineer](https://www.104.com.tw/job/8i8wj?utm_campaign=google_jobs_apply&utm_source=google_jobs_apply&utm_medium=organic&jobsource=google)
:::spoiler
Minimum qualifications:
• Bachelor's degree in Electrical Engineering, Computer Engineering, Computer Science, or a related field, or equivalent practical experience.
• Academic coursework in computer architecture (e.g., core, cache, memory, etc.).
• Experience with C/C++ or RTL.
Preferred qualifications:
• Master's degree or PhD in Electrical Engineering, Computer Engineering or Computer Science, with an emphasis on computer architecture.
• Experience designing/implementing or validating RTL design (e.g., core, cache, fabric, memory, codec, etc.).
• Knowledge of OS, Firmware, or software stack.
• Knowledge of performance or power architecture, power estimation, modeling, or optimization of processor or ASIC.
• Excellent scripting language, C/C++ programming, and software design skills.
:::
-----------------------------
匹配程度
高
優勢:學碩皆為相關科系，修過計算機組織，大學專題及碩班都有持續接觸RTL code，碩班實驗室也是做Computer architecture相關。
劣勢:對OS以及C/C++等軟韌體相關知識較為不足，軟體設計經驗較少
### 面試參考資料：
- [[ 2022 ] Test Engineer Interview — Google Nest, Taiwan](https://medium.com/drunk-wis/2022-test-engineer-interview-google-nest-taiwan-9247a3485eab)
- [[心得] Google TW SWE 面試心得](https://www.ptt.cc/bbs/Soft_Job/M.1625903945.A.52F.html)
- [Google Software Engineer University Graduate 2022 面試心得](https://www.technice.com.tw/experience/12297/)
- [面試心得 (Google/Qualcomm/Amazon/Yahoo/LINE)｜面試經驗分享](https://www.1111.com.tw/1000w/fanshome/discussTopic.asp?cat=FANS&id=340913)
- [Taiwan Google-硬體設計面試心得](https://medium.com/@kevin97563/taiwan-google-%E7%A1%AC%E9%AB%94%E8%A8%AD%E8%A8%88%E9%9D%A2%E8%A9%A6%E5%BF%83%E5%BE%97-85572a85db55)
### 有興趣的職務 #3(MediaTek)
[數位IC工程師（設計方向、驗證、整合方向）](https://careers.mediatek.com/eREC/JobSearch/JobDetail/MHF120220629000?returnUrl=%2FeREC%2FJobSearch%3FsortBy%3D%26order%3D%26page%3D17%26searchKey%3D%26category%3D%26workExp%3D%26branch%3D%26program%3D)
:::spoiler
職位職責：超大規模先進製造工程的手機/平板/車用/AI/IoT等各種類型SoC的整合，IP Spec的討論，制定，以及RTL代碼代碼實現，以及驗證固化。具體工作包含但不限於：
1、制定Spec的規劃；
2、編寫RTL程式碼實現Spec功能，執行前端、綜合、STA、DFT等流程；
3、制定驗證計劃，編寫測試用例，達到驗證的最終收斂（回歸測試，程式碼覆蓋率） 100%，功能覆蓋率100%)；
4、負責IP整合進SoC，以及ES後續的測試，以及量產支援。
需求：
1、微電子/電腦/電子工程/通訊工程/自動化等相關專業；
2、碩士學歷；
3、熟悉Linux平台，熟悉ASIC前端設計的流程，具備RTL、FPGA相關經驗優先；
4、具備設計驗證相關經驗，熟悉SystemVerilog/UVM優先；
5、演算法開發，邏輯設計等相關專案經驗者優先
:::
-----------------------------
匹配程度
高
優勢:相關科系,寫過RTL code,大學專題有在FPGA版上開發的相關經驗，在實驗室期間都使用工作站開發，熟悉基本linux指令
劣勢:缺乏驗證相關經驗
### 面試參考資料：
- [發哥(聯發科)上機考題目整理](https://hackmd.io/@Rance/SkSJL_5gX)
- [2019面試經驗分享](https://hackmd.io/@FJZUEFh9RreTxniryYVM6w/HksUY8Lxr#2019%E9%9D%A2%E8%A9%A6%E7%B6%93%E9%A9%97%E5%88%86%E4%BA%AB)
- [聯發科 面試心得分享](https://jaime-lin.medium.com/%E8%81%AF%E7%99%BC%E7%A7%91-%E9%9D%A2%E8%A9%A6%E5%BF%83%E5%BE%97%E5%88%86%E4%BA%AB-6ea005a8e9b9 )
## 模擬面試
面試官：
你好，感謝你申請我們的硬體工程師職缺。可以請你簡單介紹一下自己，以及你在硬體設計和計算機架構方面的經歷嗎？
我🤖：
您好，我是XXX，大學主修Computer Science，碩士主修Electrical Engineering，我碩班的研究集中在計算機架構和 RTL 設計上。在大學期間，我有修過計算機組織，並在期末專題實作CPU，另外在大學畢業專題中負責 RTL 設計，主要聚焦於將局部二值演算法以RTL的方式實現，並利用Python撰寫測試腳本，讓RTL code可以在FPGA版上順利運行。
在碩士研究中，我加入了一個專注於計算機架構的實驗室，並修了 RTL設計的進階課程:超大電路系統設計。而在碩班期間我研究的主題為AI 加速器，對於大語言模型的每個layer處理data，以及每個function unit之間如何交互運作的機制有基礎的認識。這些經驗讓我對 RTL 設計的細節以及計算機組織的認識有了更深入的了解，例如data、control unit，以及PPA 的分析以及優化。
面試官：
你的 RTL 經驗確實非常豐富。那麼，你對軟體方面的經歷如何？例如 C/C++ 編程和 OS 相關的知識，你有接觸過嗎？
我🤖：
在軟體部分，我有使用過 C 和 Python 進行程式設計，主要用於撰寫測試腳本以及模擬工具。我雖然沒有專門參與過軟體設計的專案，但我在驗證 RTL 設計時，學會了如何用 C/C++ 建立簡單的模擬環境，並使用 Python 進行自動化測試。此外，我也了解 OS 的基本概念，例如memory management, schedualing等，這部分的知識對於理解硬體與軟體之間的互動特性非常有幫助。
面試官：
那你是否有參與過性能優化或功耗相關的項目呢？
我🤖：
有的。在大學階段，我持續參與了IC競賽，並且也有進入決賽並獲獎，在競賽中我們需要分析不同RTL架構下的面積和占用的系統資源的影響。我們也有使用eda tool 去觀察我們樹祭出來的電路的效能，並嘗試改進 RTL 設計中的包括演算法，以及使用的硬體單元等等去優化性能與面積。這個過程幫助我學到了如何在 RTL 設計的早期階段預測並優化硬體性能。
面試官：
很好！最後，我們的團隊注重協作，你能分享一下你在團隊合作中的經驗嗎？
我🤖：
在實驗室中，我經常與其他成員合作完成硬體設計相關的項目。例如，在大學參加的IC contest中，其他成員負責 RTL 的演算法設計和驗證，而我負責前期架構設計與系統分析以及debug。我們定期討論設計細節，並在關鍵階段進行交叉檢查，確保整個系統能穩定運行。這樣的合作經驗讓我深刻體會到團隊中溝通與分工的重要性。
面試官：
聽起來很不錯！你還有什麼問題要問我們嗎？
我🤖：
謝謝您給我這次機會！我想了解一下這個職位的具體工作範圍，特別是在硬體設計與軟體協同開發的比例上是如何分配的？此外，您對新成員在學習和成長上的期望是什麼？
面試官:
...
Sign in with Wallet
Connect another wallet