# Course Details
- Course Title: 積體電路設計實驗 Integrated Circuit Design Laboratory
- Instructor: 李鎮宜
- Departments: 電子碩 Master's in Electronic Engineering
- Academic Year: 110學年第二學期 (2022/2~2022/6)
- Credit(s): 3
- Enrollment: 189 students
- Github: https://github.com/GlenChenPo/Glens-Code
(pdf 的密碼: iloveiclab)

$~~~~~~$當初其實還沒有到很了解 ic design 就被朋友揪來一起修這門課，就這樣三個原本對verilog零基礎的我們一起修完了這堂課(有一個下去了直接除名)。

最終成績: 75
配分標準:

+ 12 labs:
8* 1demo + 3* 2demo + 1* 3demo

| | Lab01 | Lab02 | Lab03 | Lab04 | Lab05 | Lab06 | Lab07 | Lab08 | Lab09 | Lab10 | Lab11 | Lab12 |
| --- | ----- | ----- | ----- | ----- | ----- | ----- | ----- | ----- | ----- | ----- | ----- | ----- |
|Rank|40|61|86|33|x|67|10|48|3|15|28|no_rank_in_this_lab|
|Demo|1demo|1demo|2demo|2demo|3demo|1demo|1demo|1demo|2demo|1demo|1demo|1demo|

(lab2 & lab3 因被一起修課隊友抄襲予以0分計算，那位隊友則是直接退選處分，有這兩個lab我最後總成績至少一定有80以上:( 。)
+ Midterm Project
2demo rank: 92
+ Final Project
在apr後段環節Timing Analysis (Signoff)出現無法解決的error，最後經由教授考量後貌似以2demo成績計算(信件截圖於底)，許多學生遭遇同樣的情況於FB社團發問的文章也附於文底。
## Notes

2024/4 更: 由於當了學弟的家教因此也做了2024 spring這一屆的projects，故此份study journal共有2022spring & 2024spring，由於為現在進行式2024spring的lab會持續進行上架，而2022spring的整理也同步進行中。

$~~~~~~$這份 Study Journal 是在修課後才做的，想說複習課程與整理做過的 Labs 乾脆就順便做個紀錄，當初在修課時也是在網路上找到一位學長的課程日誌，讓有些lab更有方向，下圖為該學長的網站。


## About final project
* ### **The email I ask prof. for change the grade policy.**

* ### **The others who face the same thing.**

image 1
image 2

the response from TA