影響MOSFET可靠度的效應及因素 (HCI, BTI, TDDB)
===
> [name=CH Liu] [time=Fri, Nov 22, 2024 7:36 PM]

---
#### 本篇文章將介紹影響MOSFET可靠度效應，如Hot Carrier Injection，Bias Temperature Instability，Time Dependent Dielectric Breakdown，<font color="#f009"> 若無特別提及，本篇文章討論的MOSFET皆為p-type為基板的Enhancement mode的NMOS </font>。

#### 若有任何問題，歡迎下方留言討論~~
---

## Hot Carrier Injection (HCI)
熱載子 (Hot carrier): 載子擁有遠高於熱平衡時的的能量，此類載子則稱熱載子 (Hot carrier)，熱載子將有機會突破位能障，嚴重的影響元件的可靠度。
<!-- {neaman} -->

依據MOSFET外部電壓的操作與載子注入的位置，可將注入的效應分為Channel Hot Electron(CHE), Drain Avalanche Hot Carrier(DAHC)。

- Channel Hot Electron(CHE): 如圖一(a)，當 V~G~ ≈ V~D~時，channel形成，電子經由橫向電場往Drain移動，在此過程中，由於橫向電場的強度與垂直電場相似，電子受到Gate端電壓的吸引，因此部分電子會被Gate端搶走，，跑入閘極氧化層裡，變成trapped或固定電荷 (fixed charge)或是打斷氧化層/矽界面上的鍵結，造成界面態 (interface states)。

- Drain Avalanche Hot Carrier(DAHC): 如圖一(b)，當 V~G~ > V~D~時，發生於 Drain 與 Body 之間的強逆偏壓，在兩者之間空間電荷區（Space Charge Region, SCR）會變得更寬。在此情況下，電子會受到橫向電場的加速，向 Drain 移動。此時，這些電子尚未達到高能量（並非熱電子），但當它們穿越 SCR 時，會與區域內的原子碰撞，造成原子解離，進而生成大量的電子-電洞對（e-h pair）。這些新生成的載子會迅速加速，並變成「熱電子」，進一步撞擊 SCR 內的其他原子，釋放出更多的載子，形成雪崩崩潰(Avalanche breakdown)，導致大量e-h pair的產生，這些電子電洞依據電場方向進行移動，電子受到Gate端電壓的吸引，跑入閘極氧化層裡，變成trapped或固定電荷 (fixed charge)或是打斷氧化層/矽界面上的鍵結，形成界面態 (interface states)，使得V~TH~變大，G~m~變小。電洞則往Subtrate移動，形成Substrate current。於製程上可以採用Low Dope Drain(LDD)技術改善DAHC效應的發生。

<!---發生於 V~G~ > V~D~ 時，由於Drain與Body之間的強逆偏，兩端之間形成很大的Space Charge Reigon(SCR)，此時電子受到橫向電場的加速，注意此時還並非熱電子，經過SCR往Drain移動。在經過SRC途中，撞擊SRC內部的原子解離形成大量的electron-hole pair (e-h pair)，這些載子隨後變"熱"，並且游離其他於SCR內的原子造成更多的載子，形成載子雪崩的現象，造成很大的電流。 {neaman,realibility}--->

<!--- Substrate Hot Electron (SHE): --->
<center>圖一. 熱載子效應注入圖 (a)CHE (b)DAHC [1]</center>

<br>

<center>圖二. CHE所導致的V_G-i_G關係圖 [1]</center>

------------------------------------------------------------------------

## Bias Temperature Instability (BTI)

Bias Temperature Instability (BTI): 由於Gate電壓應力的施加，會使元件的特性退化(degradation)，如V~TH~，I~D~，G~M~等重要元件參數，且不論是NMOS或PMOS都會發生BTI效應，即不論PMOS或NMOS都會有NBTI或PBTI，然而於PMOS中發生NBTI的效應會比NMOS發生PBTI的更為嚴重，因此會是較常被討論的對象。

機制: 在溫度升高時，閘極偏壓應力會造成產生界面陷阱(trap)和氧化層電荷(oxide charge)。然而這種陷阱又可分別成兩種不同類型。

- 永久陷阱(Permanent traps): 不可被恢復之陷阱，這種陷阱與CHE所造成陷阱相似，於BTI情形下，電場能夠打斷Si與氧化物接面上的Si-H鍵結。H原子會脫離基板並遷移，留下具有懸浮鍵的Si從而導致V~TH~退化。
- 預存存在的陷阱(Preexisting traps):此種陷阱是假設於氧化物內部存在，與外部偏壓及溫度無關。當施加應力電壓時，陷阱會被載子所填充，當移除應力偏壓時，陷阱會逐漸慢慢釋放被捕捉的載子，因此隨著時間，V~TH~的退化可以部分恢復。

<!--
隨著元件的微縮化，SiO~2~會會摻入N(氮)，形成SiON來提高等效的K值，然而即使如此BTI依然存在，即使換成其他high-K材料依然會發生BTI，其關鍵在於氧化層/矽之間的介面。
-->


<center>圖三. BTI效應所導致MOS的 V_TH 偏移與施加應力時間關係圖 [2]</center>

<br>

<center>圖四. NBTI 所導致的 V_TH 隨時間修復圖 [2]</center>

<!-- https://www.sciencedirect.com/science/article/abs/pii/S002627140600374X -->

<!-- https://www.electrochem.org/dl/interface/fal/fal07/fall07_p51-55.pdf -->

-----------------------------------------------
## Time Dependent Dielectric Breakdown (TDDB)
TDDB:經由長時間的電荷傳輸穿過介電層，導致介電層發生不可回復的破壞。

機制: NMOS Gate加負偏壓，Gate端的電子穿隧到介電層中，並由電場獲得高能量，並且在介電層中成為熱電子，若能量足夠大會在介電層內引起撞擊電離，創建e-h pair，電子被加速向正的基板移動，而電洞則往Gate移動。撞擊所產生的電洞很容易被捕獲於在靠近Gate附近的氧化物的缺陷，並改變能帶結構。因此導致閘極穿隧到氧化物的barrier減少，因此有更高的機會發生 Fowler–Nordheim tunneling，使得更多的電子可以穿隧進入氧化物，導致整個氧化物崩潰。

<center>圖五. TDDB示意圖 [3] </center>

---
至此，各位讀者應該對這三種不同的效應及其物理機制有了初步的了解。為了幫助大家更清楚地比較這些效應的特點與差異，筆者特意整理了一個表格，供大家參考。

| Reliability | DAHC | NBTI | TDDB |
|:-------:|:-------: |:-------: |:-------: |
| 外部電壓| V~GS~>V~TH~, V~DS~>V~G~| V~GS~>V~TH~,V~DS~=0 | V~GS~>V~TH~,V~DS~=0 |
| 機制 | 於Drain端啟動avalanche崩潰| 溫度升高時，閘極偏壓應力破壞氧化層 | 大的V~G~負偏壓，且長時間下的FN穿隧效應發生，並碰撞出e-h pair |
| 結果 | HC克服基板與氧化物介面上的barrier，並進入到氧化層中| 造成trap或oxide charge | 氧化物崩潰 |

---
參考文獻

[1]Milton Ohring et al., "Reliability and Failure of ELECTRONIC MATERIALS AND DEVICES Second Edition", 2015
[2]Dieter K. Schroder et al., "Negative bias temperature instability: What do we understand?", *Microelectronics Reliability*, 47, 2007, pp 841–852. [Link](https://www.sciencedirect.com/science/article/abs/pii/S002627140600374X)
[3]Ben G. Streetman et al., "Solid State Electronic Devices Seventh Edition Gobal Edtion Solid State", 2016