###### tags: `LITERATUR`
# New P&O Algorithm for FPGA Implementation

Pada dasarnya paper ini memodifikasi P&O (*Perturb and Observation*) dengan memperlambat waktu sampling nilai daya.Sehingga, *logic cells* pada FPGAdapat berkurang signifikan. Pengujian penulis pada *clasical P&O* menggunakan 200 sps (*sample per second*) dan pada *New P&O* menggunakan 51.2 sps. Serta untuk mengontrol konverter penulis menggunakan *Digital PWM* dengan resolusi 8 bit. Selain itu penulis juga melakukan perbandingan frekuensi optimal untuk effisiensi dan diperoleh angka 250 kHz.