Review Paper on Low Power VLSI Design Techniques
### 低功耗VLSI設計技術評論論文

---

#### **摘要：**

低功耗已成為當今電子工業中的主要主題。在VLSI芯片設計中，功耗已成為與性能和面積同等重要的考慮因素。隨著技術的縮小，降低功耗和整體芯片上的功耗管理成為了低於100nm技術節點下的主要挑戰。為了許多設計，功耗優化與時序同樣重要，這是由於需要降低封裝成本並延長電池壽命。漏電流在低功耗VLSI設計中也扮演了重要角色，本文描述了各種策略、方法和低功耗電路及系統的功耗管理技術，並討論了未來需要解決的挑戰。

---

#### **I. 引言**

- 低功耗組件與低功耗設計技術的結合比以往任何時候都更有價值。
- 隨著組件變得電池供電、更小且需要更多功能，對於降低功耗的需求顯著增加。
- 對於微功率電池供電的便攜應用，如手機，目標是保持合理的電池壽命和重量以及較低的封裝成本。
- 對於高性能便攜式計算機，如筆記本電腦，目標是將電子系統部分的功耗減少到總功耗的一半左右。
- 對於高性能的非電池供電系統，如工作站，總體目標是降低系統成本，同時確保長期的設備可靠性。

---

#### **II. 低功耗策略**

| 設計層級 | 策略 |
| -------- | ---- |
| 操作系統層 | 分區、關閉電源 |
| 軟體層 | 規律性、局部性、並發性 |
| 架構層 | 流水線、冗餘、數據編碼 |
| 電路/邏輯層 | 邏輯樣式、晶體管大小、能量回收 |
| 技術層 | 門限電壓降低、多門限器件 |

---

#### **III. 功耗消耗基礎**

- **動態功耗**：主要在充電或放電電容時消耗的功耗。

- **靜態功耗**：包括漏電流和其他靜態功耗。

---

#### **IV. 低功耗設計空間**

- **電壓**：降低電壓是最有效的減少功耗的方法，但會導致速度損失。
- **物理電容**：動態功耗與物理電容成線性關係，可以通過使用更少的邏輯、更小的設備、較少和較短的導線來最小化電容。
- **切換活動**：選擇適當的算法和邏輯拓撲可以減少切換活動，從而減少功耗。

---

#### **V. 功耗最小化技術**

- **減少晶片和封裝電容**：通過工藝發展如SOI和多晶片模塊等技術來實現。
- **縮小供電電壓**：有效減少功耗，但需要新的IC製造工藝。
- **使用功率管理策略**：選擇合適的技術、優化的庫和設計方法來進行有效的功率管理。

---

#### **結論**

設計低功耗系統的需求由多個市場細分驅動。設計低功耗系統增添了設計問題的複雜性，需要在功耗、性能和面積之間進行優化。

- **技術縮小**：電容減少、電壓降低、頻率增加，導致活躍功率增加。
- **漏電功耗**：為滿足頻率需求，降低閾值電壓導致高漏電功耗。
- **動態功率管理技術**：根據活動測量調整供電電壓和執行速度。
- **低功耗互連**：使用先進技術或降低擺幅的方法。
- **功率意識技術和工具的發展**：從算法合成到佈局優化的各個設計層次實現低功耗設計。
- 

---

#### **參考文獻**

1. Michael Keating 等, "Low Power Methodology Manual for System on Chip Design", Springer Publications, 2007.
2. Cadence, "Creating Low-Power Digital Integrated Circuits The Implementation Phase", 2007.
3. Liu Weidong 等, "BSIM3v3.3 MOSFET Model User's Manual", 2005.

---

**連結**: [查看完整論文](https://www.researchgate.net/publication/351515576)

---